[工学]第7章 并行接口.ppt

第7章 并行接口 7.0 概述 并行通信：在微型计算机和外设或其它计算机之间的信息交换中，把一个字符的各数位用几根数据线同时进行传输。 并行接口：实现并行通信的接口 并行接口电路的实现： 通用的TTL芯片，如：74LS373、74LS244和74LS245等 可编程并行接口芯片，如：8255A 7.1 简单并行接口 采用通用的TTL芯片，是一种不可编程的接口芯片，它电路结构简单、功能单一，硬件接好后，功能固定，无法改变。 7.1.1 简单并行接口的种类 1.三态缓冲器接口 使用最多、最典型的是： 74LS244：单向的8位缓冲器/驱动器 74LS245：双向的8位总线收发器。 由于三态门具有“通断”控制能力的这个特点，故可利用其作输入接口。 利用三态门作为输入信号接口时，要求信号源能够将信号保持足够长的时间直到被CPU读取，这是因为三态门本身没有对信号的保持或锁存能力。 图7.1 74LS244的逻辑功能图和引脚图 2.数据锁存器接口 数据输出接口通常采用具有信息存储能力的双稳态触发器来实现。 数据锁存器接口主要是指带有一定控制端的触发器和数据锁存器，最简单的可用D触发器构成。例如，常用的8位触发器组成的74LS273芯片。 74LS273常作为并行输出接口。 图7.2 74LS273的逻辑功能图和引脚图 3.兼具数据锁存器和三态缓冲器的接口 最典型的是74LS373芯片，它是具有三态缓冲功能的数据锁存器，由一个8位的锁存器和一个8位三态缓冲器构成。 功能类似的还有Intel公司的8212输入/输出接口芯片。 图7.3 74LS373的逻辑功能图和引脚图 使能端G有效时，将D端数据锁存到触发器。 当输出允许端OE有效时，将锁存的数据送到输出端Q。 7.1.2 简单并行接口的应用 例7.1 图7.4是使用三态缓冲器74LS244构成的开关接口电路。 74LS244的端口地址为80H。 试编写一段程序，实现每隔5分钟检测一次开关S1~S8的通断状态，检测100次结束，并把检测结果保存到以2000H开始的一段存储区域中。 程序段 图7.4 由74LS244构成的开关接口 例7.1的程序段 MOV BX，2000H MOV CX，100 LOP: IN AL，80H；80H是I/O端口地址 MOV [BX]，AL INC BX CALL DELAY5M；延时5分钟 LOOP LOP 例7.2 图7.5是采用锁存器74LS373的发光二级管LED接口电路。 74LS373的端口地址为40H。 试编写一段程序，控制8个LED发光管间隔发光，每隔5秒钟变换发光状态(亮变灭，灭变亮)，工作10小时结束。 程序段 图7.5 由74LS373构成的LED接口 例7.2的程序段 由图7.5可看出，输出为0时，LED亮，为1时，LED灭，由于要求8个LED间隔发光，所以可输出初始值=55H； 另外，每隔5秒变换发光状态，10小时结束，所以需变换的次数为10×60×60/5=7200。 程序段如下： MOV CX，7200 MOV AL，55H LOP: OUT 40H，AL；40H是I/O端口地址 CALL DELAY5S；延迟5秒钟 XOR AL，0FFH LOOP LOP 7.2 可编程并行接口8255A 7.2.1 8255A的内部结构和引脚特性 1.8255A的内部结构 图7.6 8255A的内部结构 1)数据总线缓冲器 一个双向三态的8位缓冲器用作8255A同数据总线相连的缓冲部件。 CPU通过执行输入/输出指令实现对缓冲器发送或接收操作。 8255A的控制字和状态字也是通过该缓冲器传送的。 2)数据端口A、B、C 三个8位的数据端口PA、PB、PC，用户可以用软件将它们设置为输入或输出端口。。 端口A(PA口)有一个8位的数据输入锁存器和一个8位的数据输出锁存器/缓冲器。所以，端口A作为输入或输出时，数据均受到锁存。故端口A可以用在数据双向传输的场合。 端口B(PB口)和端口C(PC口)分别有一个8位的数据输入缓冲器和一个8位的数据输出锁存器/缓冲器。只有端口B和端口C用作输出端口时，数据才受到锁存。 3)A组和B组控制电路 8255A的三个数据端口分为两组来控制。 端口A及端口C的高4位为A组 端口B及端口C的低4位为B组 这两组控制电路用来决定A组和B组的工作方式 。 4)读/写控制逻辑 完成对数据信息的传输控制。 控制信号和传输动作的对应关系如