示波器修改王义夫.doc

数字示波器 设计报告 设计人员：王一夫 吴海波 田文 摘要：本系统基于数字示波器的基本原理，以单片机和FPGA组成的最小系统为控制核心，充分发挥FPGA的数据处理能力，实现了示波器对被测信号的采样、存储与回放系统实时采样，显示波形无明显失真增加 即每按动一次“单次触发”键，仪器在满足触发条件时，能对被测周期信号或单次非周期信号进行一次采集与存储，然后连续显示垂直灵敏度增加0.01V/div档，提高仪器的垂直灵敏度，减小输入短路时的输出噪声电压。 这种方案结构较为简洁，但在满足题目的实时采样频率的情况下，A/D的最高采样速度达到1MHZ，由普通单片机直接处理这样速率的数据往往难以胜任，而采用高档单片机甚至采用DSP芯片，则将大大增加开发成本。 方案二：采用 采样方式的选择： 一般示波器有两种采样方式：实时采样和等效时间采样。 方案一：实时采样。实时采样是在信号存在周期对其采样，如图1所示，所以都是在信号经历的实际时间内显示信号波形，根据采样定理，采样速率必须高于信号最高频率分量的两倍。对于周期的正弦信号，一个周期内就需要采样8个点以上。其优点就是采样时间比较短，缺点就是对A/D转换其速度和精度要求很高。为了配合高速A/D，一般用FPGA代替单片机来准确的定时控制ADC的采样速率，以实现高速实时采样。 方案二：等效时间采样。等效时间采样时采样中高速A/D，实现频率较高的周期性信号高速采样重建的目标，即对每个周期仅采样一个点，经过若干个周期后就可对信号各个部分采样一遍。而这些点可以借助步进延迟方法均匀的分布于信号波形的不同位置。其中，步进延迟是每一次采样比上一次采样点的位置延迟Δt时间。只要精确控制从触发到获得采样的时间延迟，就能够准确的重建出原始信号，如图2所示。该方案的优点是采样频率不需要太高，与被采样信号频率相当即可，缺点是要求被测信号是周期的，而且采样过程比较慢，比较耗时。 图1 实时采样示意图2 等效时间采样示意图…几大电路。 …电路。….电路图 如下图： …电路。….电路图 如下图： …电路。….电路图 如下图： …电路。….电路图 如下图： 三、小结 该示波器很好的完成了基本部分和发挥部分的指标。…………………… 参考文献： [1]、赵茂泰 编著，《电子测量仪器设计》，华中科技大学出版社，2010年7月印刷 [2]、张金 主编，《电子系统设计实战必读》，电子工业出版社，2011年印刷 [3]、谢自美 主编，《电子线路设计·实验·测试》， 华中科技大学出版社 ，2003年1月印刷 第二版[4]、李朝青 编，《单片机原理及接口技术》， 北京：北京航空航天大学出版社， 2003年1月第9次印刷 []、高吉祥 主编，《全国大学生电子设计竞赛培训系列教程》，电子工业出版社，2009年5月第一次印刷