逐次比较型(A-D)转换器电路结构及工作原理 .docVIP

逐次比较型(A/D)转换器电路结构及工作原理 nbsp;nbsp;nbsp;1.转换方式 nbsp;nbsp;nbsp;nbsp;直接转换ADC nbsp;nbsp;nbsp; 2.电路结构 nbsp;nbsp;nbsp;nbsp;逐次逼近ADC包括n位逐次比较型A/D转换器如图1所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A转换器及电压比较器组成。 nbsp;nbsp;nbsp;nbsp;图1逐次比较型A/D转换器框图 nbsp;nbsp;nbsp;nbsp;3.工作原理 nbsp;nbsp;nbsp;nbsp;逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体进行比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。 nbsp;nbsp;nbsp;对1的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入D/A转换器。输入电压首先与D/A转换器输出电压（VREF/2）相比较，如v1≥VREF/2，比较器输出为1，若vIlt; VREF/2，则为0。比较结果存于数据寄存器的Dn-1位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时 vO’=（3/4）VREF。于是v1再与（3/4）VREF相比较，如v1≥（3/4）VREF，则次高位Dn-2存1，否则Dn-2=0；如最高位为0，则vO’=VREF/4，与vO’比较，如v1≥VREF/4，则 Dn-2位存1，否则存0……。以此类推，逐次比较得到输出数字量。nbsp;nbsp;nbsp;nbsp;为了进一步理解逐次比较A/D转换器的工作原理及转换过程。下面用实例加以说明。 nbsp;nbsp;nbsp;nbsp;设图1电路为8位A/D转换器，输入模拟量vA=6.84V，D/A转换器基准电压VREF=10V。 根据逐次比较D/A转换器的工作原理，可画出在转换过程中CP、启动脉冲、D7～D0及D/A转换器输出电压vO’的波形，如图2所示。 nbsp;nbsp;nbsp;nbsp;由图2可见，当启动脉冲低电平到来后转换开始，在第一个CP作用下，数据寄存器将D7～D0入D/A转换器，其输出电压 v0’=5V，vA与v0’比较，vAgt;v0’存1；第二个CP到来时，寄存器输出D7～D0v0’为7.5V，vA再与7.5V比较，因vAlt;7.5V，所以D6存0；输入第三个CP时，D7～D0v0’=6.25V；vA再与v0’比较，……如此重复比较下去，经8个时钟周期，转换结束。由图中v0’的波形可见，在逐次比较过程中，与输出数字量对应的模拟电压v0’逐渐逼近vA值，最后得到A/D转换器转换结果D7～D0该数字量所对应的模拟电压为6.8359375V，与实际输入的模拟电压6.84V的相对误差仅为0.06%。 nbsp;nbsp;nbsp;nbsp;图2 8位逐次比较型A/D转换器波形图 nbsp;nbsp;nbsp;nbsp;4.特点 nbsp;nbsp;nbsp;nbsp;(1)转换速度：(n+1)Tcp.速度快。 nbsp;nbsp;nbsp;nbsp;(2)调整VREF，可改变其动态范围。 nbsp;nbsp;nbsp;nbsp;５.转换器电路举例 nbsp;nbsp;nbsp;nbsp;常用的集成逐次比较型A/D转换器有ADC0808/0809系列（8位）、AD575(10位)、AD574A(12位)等。 nbsp;nbsp;nbsp;nbsp;例1nbsp;4位逐次比较型A/D转换器的逻辑电路如图3所示。图中5移位寄存器可进行并入/并出或串入/串出操作，其F为并行置数端，高电平有效，S为高位串行输入。数据寄存器由D边沿触发器组成，数字量从Q4～Q1输出，试分析电路的工作原理。 nbsp;nbsp;nbsp;nbsp;图3 4位逐次比较型A/D转换器的逻辑电路 nbsp;nbsp;nbsp;nbsp;解:电路工作过程如下： nbsp;nbsp;nbsp;nbsp;当启动脉冲上升沿到来后，FF0～FF4被清零，