组合逻辑电路 数字电路与逻辑设计.ppt

* 1 1 1 1 BC A 00 01 11 10 0 1 （2）卡诺图法 若卡诺图中某两个“圈”存在“相切”关系，即两个“圈”中存在不被同一个圈包围的相邻最小项，则电路可能产生冒险信号。 例3.11 如下图中两个“圈”“相切”，即两个“圈”中存在不被同一个圈包围的相邻最小项m6、m7，则电路可能产生冒险信号。 实际上，从Y 的表达式可知，当A=B=1时，Y＝C + C，可能出现冒险现象。 3.7 组合逻辑电路中的竞争冒险 * 4. 消除竞争-冒险的方法 冒险尖峰信号是一种误信号，若后面的电路是对尖峰信号灵敏的电路，势必引起误操作，故应设法消除组合电路中的竞争冒险现象。 消除冒险现象的常用方法有：修改电路设计、加选通信号、输出端加滤波电容等。 （1）修改电路设计 在例3.10所示的电路中增加冗余项BC，原式变为 在B＝C＝1时就不会出现冒险信号。 3.7 组合逻辑电路中的竞争冒险 A、增加冗余项 * 3.7 组合逻辑电路中的竞争冒险 例3.11卡诺图中相邻不在同一包围圈中的最小项，是造成冒险的根源。可以再增加一个“圈”，就不出现冒险信号了。 1 1 1 1 BC A 00 01 11 10 0 1 B、变换逻辑式，消去互补项 例： 在A＝C＝0时存在冒险信号。若将其变换为： 在A＝C＝0时，就不会有冒险信号出现。 * （2）增加选通信号 增加选通信号，加到可能出现冒险的门的输入端。当输入信号转换结束进入稳态后，才引入选通脉冲，将门打开。如右图CP即为选通信号。 3.7 组合逻辑电路中的竞争冒险 * 在可能出现冒险信号的输出端并联一个滤波电容（4-20PF)，可以消除尖峰信号。但输出波形的上升沿和下降沿都会变平缓，不适合对脉冲边沿要求比较陡的情况。 （3）增加输出滤波电容 （4）在输出端增加一个D触发器 只要尖峰信号不是出现在时钟的有限边沿，就可有效地防止其对后续电路的影响。 3.7 组合逻辑电路中的竞争冒险 * 本 章 小 结 本章重点介绍了组合逻辑电路的分析、设计与应用，在此基础上给出常用中规模集成组合逻辑电路芯片，如加法器、比较器、编码器、译码器、数据选择器等。组合逻辑电路可以由门电路构成，也可以由集成芯片构成，在分析和设计时，要求能熟练掌握。在分析时，通过分析电路、写出输出逻辑式及真值表，能判断常用组合逻辑电路的功能。在设计时，由所给的逻辑要求写出真值表和逻辑式，由所给门电路或器件得出实现的电路。中规模集成芯片重点在于变量译码器和数据选择器的功能和应用 * 3.2 3.3 3.5 3.8 3.10 3.12 3.15 3.16 回退 作 业 * 3.4 编码器和译码器 显示的数码 * 3.4 编码器和译码器 共阴极七段数码显示器真值表 A3 A2 A1 A0 a b c d e f g 4线︱ 7线 译码器 * 3.4 编码器和译码器 输出端a的卡诺图 * 3.4 编码器和译码器 8421BCD码显示译码器（4线-7线显示译码器） * ★共阴极集成显示译码器74LS48 3.4 编码器和译码器 74LS48的引脚排列图 低电平有效。当此端输入低电平时，数码管的七段应全亮，显示“8”，与输入的译码信号无关。正常工作时加高电平； ①试灯输入端 管脚功能： ②动态灭零输入端 低电平有效。当此端输入低电平，且译码输入全为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消隐无效的0。如数据0034.50可显示为34.5。 * 当作输入使用，此端输入低电平时，数码管七段全灭，与译码输入无关。当作为输出使用时，当输入为0000，且动态灭零输入端为低电平，此端输出一低电平。本端钮主要用于显示多位数字时，多个译码器之间的连接。 ③灭灯输入/动态灭零输出端 3.4 编码器和译码器 ④BCD码输入端：A3A2A1A0 ⑤译码器输出端：a ~g * 3.4 编码器和译码器 74LS48的功能表 * 例： 电路如图所示，试说明每一位显示器显示数字的范围。 1~9 0~9 0~9 3.4 编码器和译码器 * 框图 ★常用的数据选择器有2选1、4选1、8选1和16选1等多种类型 3.5 数据选择器和分配器 3.5.1 数据选择器的基本概念及工作原理 能够按照给定的地址将某个数据从一组数据中选出来的电路称为数据选择器，又叫多路选择器(Multiplexer，简称MUX)。 2n位地址输入 2n位数据输入 数据选择器示意图 单