基于FPGA的数据采集卡精选.docVIP

引言 1.1 课题背景 随着现代微电子技术的快速发展， FPGA技术微电子技术的一个发展方向。利用FPGA强大的逻辑运算功能来实现数据采集卡存在的问题，基于FPGA的数据采集卡是32位数据宽度工作频率达33MHz。同时，本采集卡的数据传输符合Avalon总线，打破了传统嵌入式系统数据传输速率的瓶颈问题，使得片上可编程系统的性能得到充分的发挥。另外，Avalon总线是片内总线的独特优势，开发出的数据采集卡，可以大幅度提高其时实性、准确性等。在国防建设、工业生产中产生较大的社会效益和经济效益，应用前景十分广阔。因此，研究基于FPGA的数据采集卡是十分必要的。方便地进行升级和移植。数据采集系统是计算机智能仪器与外界物理世界联系的桥梁，是获取信息的重要途径。数据采集技术主要指从传感器输出的微弱电信号，经信号调理、模数转换到存储、记录这一过程所涉及的技术。随着科学技术的进步，特别是以传感器技术、通信技术和计算机技术为基础的现代信息技术的发展，以及测试理论的不断发展，数据采集技术的发展也是日新月异数据采集系统的核心是中心控制逻辑单元，它对整个系统进行控制和数据处理。UART是一种应用广泛的串行传输接口。UART允许在串行链路上进行全双工的通信。串行外设用到的RS232-C异步串行接口，一般采用专用的集成电路即UT实现。如8250、8251、NS16450等芯片都是常见的UT器件，这类芯片已经相当复杂，有的含有许多辅助的模块（如FIFO），有时我们不需要使用完整的UT的功能和这些辅助功能。由于FPGA的功能日益强大，开发周期短、可重复编程等优点也越来越明显，可以在FPGA芯片上集成UART功能模块此外，FPGA的设计具有很高的灵活性，可以方便地进行升级和移植。?PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。使用来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 的这些优点使得技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。EDA技术，基于FPGA器件设计与实现UT，使用VHDL将UART的核心功能集成从而简化电路，缩小PCB面积，提高系统可靠性使整个设计更加紧凑、稳定且可靠FPGA---EP1C6/EP1C12芯片作为系统主控制器，采用UART和上位机连接能够实现外置式、高速、实时通信。因此，研究开发基于FPGA/CPLD的UART控制器具有较高的理论价值和广泛的应用前景。 本次设计应用EDA技术，基于FPGA器件设计与实现UT，使用VHDL将UART的核心功能集成从而简化电路，缩小PCB面积，提高系统可靠性使整个设计更加紧凑、稳定且可靠FPGA---EP1C6/EP1C12芯片作为系统主控制器，采用UART和上位机连接能够实现外置式、高速、实时通信。因此，研究开发基于FPGA/CPLD的UART控制器具有较高的理论价值和广泛的应用前景。 Mars-EP1C6-F-Core核心板采用Cyclone系列中较为基础的EP1C6/EP1C12器件，针对FPGA的初级、中级开发者设计，帮助用户降低学习成本和系统评估成本的硬件模块。板子采用4层板布线，两个96pin欧式接插件将所有FPGA器件IO引出，适合用户在此基础上扩展所需模块，做算法评估，数据处理等使用。配合Mars-EDA-P系列实验主板，用户可做相关一系列实验，亦可借助实验主板提供的现有功能做评估使用。板上有标准DC接口，板载FPGA---EP1C6/EP1C12和PROM—EPCS1/EPCS4配置芯片，板上同时提供JTAG接口和AS编程下载接口。本次毕业设计扩展了AD采样模块，通过96pin的欧式接插件来和FPGA的IO口联系上关系。 1.3 课题主要研究内容及主要工作 本课题根据实际应用需要，设计出基于FPGA/CPLD的UART控制器，并制成实际电路板。国际上通用的一个串行通信波特率标准系列是： 300、600、1200、1800、2400、4800、9600、19200。系统方案采用的是1位停止位，8位数据位，不设奇偶校验位，1位停止位，波特率可调的传输方式。 采用Altera公司的Quartus II 5.1.为设计平台，设计采用的（hardware description language,HDL）语言为VHDL，作为本系统逻辑程序设计的唯一表达语言。采用自顶向下的设计原则，对异步接收发送器（UART）进行设计，在编译完成并仿真完成后，通过Quartus II 5.1将UART的VHDL程序下载到选用的Cyclone系列EP1C6/EP1C12中，来实现最终的UART电路。并添加ADC0809采样电路和上位机，完成PC机和UART板卡和ADC0809采样的通信