ＦＰＧＡ　实现视频压缩相关问题探讨.docVIP

ＦＰＧＡ　实现视频压缩相关问题探讨 　　摘要:该文通过对数字视频处理中的实际需求分析,就如何基于FPGA为控制核心,实现视频采集和数据压缩进行方案设计的软、硬件环境、设计流程、系统建立的基本方法,以及设计过程中的关键技术进行了分析与探讨。 　　关键词:视频压缩;FPGA;系统设计方法 　　中图分类号:TP37文献标识码:A文章编号:1009-3044(2009)24-6771-03 　　 　　FPGA Realization of Video Compression-related Problems 　　YU Ji-rong 　　(Sichuan College of Architectural Technology,Deyang 618000,China) 　　Abstract: In this paper, the adoption of digital video processing to the actual needs analysis, on how to control the FPGA-based core, the realization of video capture and data compression program designed for software and hardware environment, the design process, the system established by the basic method and the design process The key technologies are analyzed and explored. 　　Key words: video compression; FPGA; system design method 　　 　　由于图像和视频中通常包含大量的数据,在通信传输、数据存储等方面,都要承载海量的信息。这种海量性视频数据给存储器的存储容量、通信信道的传输带宽,以及计算机的处理速度都增加了极大的压力,也对系统的硬件资源提出了更高的性能要求。因此,无论是存储、传输还是处理,数字视频都必须经过有效的压缩才能具有实际使用价值,这就使得视频压缩技术成为面向视频信号处理技术中的关键所在[1]。随着计算机技术和电子技术的发展,现场可编程门阵列FPGA(Field Programmable Gate Array)的应用正方兴未艾,它与传统逻辑电路和门阵列比较具有不同的结构。它是利用小型查找表来实现组合逻辑功能,而且这种结构允许无限次的重新编程,对于视频系统的硬件实现来说用FPGA比传统的通用集成电路或专用集成电路ASIC(Application Specific Integrated Circuit)更为优越[2],具有广阔的应用前景。 　　 　　1 FPGA硬件平台 　　 　　在实际中需要的是灵活的设计方法,即根据需要在实验室就能设计、更改大规模数字逻辑,研制自己的ASIC并马上投入使用,这就是可编程逻辑器件的基本思想。FPGA/CPLD既继承了ASIC的大规模、高集成度、高可靠性的优点,又克服了普通ASIC设计周期长、投资大、灵活性差的缺点,逐步成为复杂电路设计的理想首选。 　　FPGA硬件系统主要是基于算法的复杂程度来进行选择。本文选用方法为:将整个系统集成在一个芯片内部,选用大规模的FPGA芯片,使用专用软件采用“自上而下”的设计方法将系统在芯片内部划分为子模块。这种方法的优点在于其电路设计更趋合理,不受通用元器件的限制,降低了硬件电路的设计难度。各个子模块间在内部连接,减少电磁干扰并且降低了功耗。其缺点是可测性较差,很难观测中间电路的波形和时序,需要靠软件仿真来解决测试问题。 　　FPGA一般由三种可编程电路和一个用于存放编程数据的内嵌存储器SRAM组成。这三种可编程电路分别是:二维可编程逻辑块CLB(Configurable Logic Block)、输入/输出模块IO(I/O Block)和互连资源模块IR(Interconnect Resource)。输入/输出模块是芯片与外界的接口,完成不同电气特性下的输入/输出功能要求;二维可编程逻辑快是编程逻辑的主体,可以根据设计灵活地改变连接与配置,完成不同的逻辑功能;互连资源连接所有的二维可编程逻辑块和输入/输出模块,连线长度和工艺决定着信号在连线上的驱动能力和传输速度;内嵌存储器SRAM可以在芯片内部存储数据。 　　在设计可编程逻辑器件时,会碰到区分FPGA和CPLD的问题。其实FPGA和CPLD只是其内部结构稍有不同,FPGA的二维逻辑阵列模块是基于查找表(Look-Up-Table)结构的,其本质上就是一个RAM。而CPLD的二维