DSP报告通信0901学号093001030126.doc

《DSP技术》 设 计 报 告 班级： 通信0902班 学号： 093001030126 姓名： 白 力 二O一二年 五 月 一、设计目的与要求 1.要独立完成测试题目，通过使用MATLAB/Simulink、System Generator进行模型的设计，锻炼自己综合运用所学知识的能力。 2.熟练掌握MATLAB/Simulink、System Generator、ISE10.1软件的使用方法。 3.熟练使用常用的仿真模块，熟悉整个设计流程。 4.能够完成设计的实现和写出完整的设计报告。 二、实验内容 1．使用System Generator建立模型，名称为design_flow，设计实现信号延迟功能，通过ISE10.1下载至FPGA中，通过Spartan-3E开发板上SW0开关控制LED0指示灯的亮灭。 步骤：（1）打开Simulink 的库浏览器并建立一个新的Simulink模型。 （2）从浏览器中拖出XINLINX模块和其他的Simulink块到新的模型中，每个Simulink模块都可以被用户自行设置使用，通过双击模块图标来设置属性。 （3）每一个System Generator设计需要一个System Generator。 （4）打开MATLAB。 （5）建立新模型。 （6）保存模型并命名，以design_flow.mdl为文件名保存路径 （7）防止仿真模块并仿真，放置system generator仿真模块并仿真。 （8）单击start Simulink开始仿真，双击scope 模块查看仿真结果实现延时一秒输出。 （9）生成ISE工程，并修改Gateway in和Gateway out模块。 （10）双击System Generator模块，对应到配套使用的开发板进行设置。 （11）使用ISE软件打开netlist文件夹中的design_flow_cw.ise文件，并生成流文件下载到卡法办中，实现用开关SW0控制LD0灯。 建立模型add_overflow，实现十进制数8与5相加，通过设置不同的溢出模式和数据位数，查看仿真结果，并结合定义对结果进行分析。 步骤：（1） 建立新的Simulink模型，并以add_overflow为文件名保存。 （2） 放置System Generator仿真模块。 （3） 单击start Simulink开始仿真，display、display1、display2分别显示-3,7,13。 打开SG\exercise\black_box\black_box.mdl模型，将VHDL语言编写的转置FIR滤波器导入到System Generator中，实现硬件描述语言的协同仿真。采用ISE Simulator仿真模式，并查看仿真结果。 步骤：（1）夹中的black_box.mdl。 （2） 将XILINX block—basic elements库中的block box模块放到blockbox.mdl窗口中。 （3） 在transpose_fir_config.m中的第26行，将UFix_26_0,改为Fix_26_13,将black box模块的输出定位带13位小数的26位定点数。 （4）在第66行加入this_block.addfile(‘mac.vhd’),调用mac.vhd （5）保持并关闭transpose_fir_config.m窗口。 （6）将XILINX blockset—tools库中的modelsim模块放入blockbox.mdl窗口中。 （7）双击block box模块，将simulink mode选为ISE自带的仿真模块。 （8）双击scope模块，查看仿真结果 打开SG\example\FIR\fir_MAC模型生成hwcosim模块，在操作过程中是否有错误提示，如果有你是如何找到错误提示文件的，给出错误提示文件的路径，参照提示进行修改完成对该设计的硬件协同仿真。 修改前 修改后 自己设计一个有关滤波器的模型，使用Resource Estimate模块完成资源估计。 三、总结与体会 通过操作，发现，XLINK SYSETM Generator有如下几个优势： 图形化操作，简单易用； 实现的算法能确保与仿真结果相符； 无需为仿真和实现建立不同的模型。熟练运用软件，进行加法器的算法应用，实现硬件描述语言