采用SoCFPGA降低系统成本-英特尔FPGA和SoC.PDF

体系结构摘录 采用SoC FPGA 降低系统成本 引言 Altera 设计其SoC FPGA 时非常注意客户的系统成本压力，包括在元器件级和系统级。可以 结合SoC FPGA 所具有的可定制和高度集成特性，提升性能水平，提高能效同时降低成本。 这一体系结构摘录解释了SoC FPGA 怎样提升系统性能，降低成本。 /socarchitecture 的在线视频“降低电路板成本”重点介绍了本体系结构摘要中 的关键内容。 一片SoC FPGA 的成本要比其替代的分立元器件低50%，同时也能够降低系统成本。 图1：集成处理器和FPGA 降低了元器件级和系统级成本 之前的系统 件 FPGA 存储器 器 件 CPU 存储器 器 之后的系统 件 SoC 存储器 器 FPGA 当考虑成本时，应重视以下三个关键方面： • SoC 中已经集成了多少等效功能? • 应用需要高速收发器吗?如果需要，需要多少? • 相关的电源供电成本有多大? 集成功能 取决于应用，一片 SoC FPGA 会含有系统等效的处理器、所有外设、多个数字信号处理器(DSP)、存储器控 制器、高速收发器、时钟管理以及定制逻辑，这些都突出了您的设计在市场上的优势。 在选择SoC FPGA 之前，应考虑以下因素： • 同时提供单核和双核处理器版本吗? • 除了ARM 处理器内核，还集成了哪些外设? • 设计的处理器存储控制器能够在CPU 和FPGA 逻辑之间共享吗? • 器件为您的FPGA 设计提供专用硬核存储器控制器，或者您需要为控制器分配 其他的FPGA 逻辑吗? • 它有类似PCIe 的集成接口吗? • 有办法通过配置选项来降低成本吗? • 有公共封装引脚布局来优化平台成本吗? 高速收发器 高速收发器能够显著的影响设计成本。所有Altera SoC FPGA 都包括高速收发器；低端入门级器件以及容量 最大的全功能器件都有这一选项。高速收发器对于PCIe 等应用非常关键，否则，会需要外部接口元器件，这 增加了系统材料成本(BOM) 。某些嵌入式设计不一定需要高速收发器，Altera 提供不含有高速收发器的SoC FPGA 型号，从而降低了SoC FPGA 元器件成本。 电源供电成本 某些SoC FPGA 有严格的上电和关电排序控制，要采用更复杂——而且昂贵的电源供电。特别是，由于可能会出 现各种掉电条件，导致很难进行关电排序。理想情况是，最好能够避免上电或者关电要求，特别是这些要求影响 器件长期可靠性的时候。Altera SoC FPGA 没有任何上电或者关电排序要求。 (如果需要了解详细信息，请参考体系结构摘录关电排序对基于SoC FPGA 的系统的影响。) 系统成本因素对比 表1 对比了Altera SoC FPGA 与另一SoC FPGA 供应商产品的系统成本。 表1：SoC FPGA 系统成本因素对比 功能/特性 Altera SoC FPGA 供应商B 单核和双核处理器选择 是 否(仅双核) 处理器系统和FPGA 架构中的硬核存储器控 是 无 制器 (处理器系统中有1 个，FPGA 中有3 (处理器系统中有1 个，FPGA 中没有) 个) 所有器件都具有高速收发器(集成PCIe 需要) 无 是