基于Cadence的PCB设计.docVIP

基于Cadence的PCB设计 　　合肥 230001) 　　摘要:利用Cadence软件的Allegro系统互联平台可以完成PCB设计流程。PCB设计从原理图输出到PCB设计环境中开始,并由原理图设计来约束、决定。该文介绍了在Allegro SPB15.2版本中,利用CaptureCIS和PCB Editor互联平台进行PCB设计的方法和流程。 　　关键词:Cadence;Allegro SPB15.2;PCB设计;Capture CIS;PCB Editor;互联平台 　　中图分类号:TP311文献标识码:A文章编号:1009-3044(2009)36-10278-02 　　PCB Design Based on Cadence 　　LI Han1, HUANG Lun-wen1, CHEN Tian-chi2 　　(1.Anhui Sun-Create Electroincs CO., LTD, Hefei 230036, China; 2.Anhui Value-added Business Operation Center Of China Telecom Co., Ltd, Hefei 230001, CHina) 　　Abstract: As a part of software Cadence, Allegro can be employed in designing PCB, which starts from output of schematic diagram that constraints PCB design, then goes into the PCB designing environment. This paper introduces the methods and procedures of PCB design on the interaction platform of Capture CIS and PCB Editor in Allegro SPB 15.2. 　　Key words: Cadence; Allegro SPB15.2; PCB design; Capture CIS; PCB Editor; interaction platform 　　Cadence软件是美国Cadence公司出品的一个大型EDA软件,其功能十分强大,可以进行专用集成电路(ASIC)设计、FPGA设计和PCB设计。目前,Cadence软件产品分为4个平台,分别为Incisive功能验证平台,Encounter数字IC设计平台,Virtuoso定制设计平台和Allegro系统互连设计平台。其中,Allegro系统互连设计平台是能够协同设计高性能集成电路、封装和PCB的平台。本文将以Cadence Allegro SPB 15.2版本作为设计工具,介绍由原理图设计输入到PCB输出的一般流程。 　　1 原理图的设计 　　在SPB15.2的原理图设计工具包括ConceptHDL和CaptureCIS。本文将介绍利用CaptureCIS进行原理图设计的一般方法。 　　CaptureCIS的设计流程如图1所示。 　　1.1 设置原理图设计环境 　　CaptureCIS的原理图环境参数包括系统属性和设计模板设置两大类。 　　在“系统属性”选项中,可以设置颜色,栅格显示模式,放大缩小倍数,原理图和元器件的选择模式,文本编辑器等参数。 　　在“设计模板参数”设置中,可以调整设计中各种字体,设定标题栏内容,设置图纸、边框,以及阶层的属性等等。 　　1.2 新建Project和原理图绘制 　　CaptureCIS的Project用来管理相关文件及属性。在菜单栏中选择filenewProject,进行原理图设计时,选中“Schematic”。在 “Name”中输入工程名称,在“Location”中填写工程所在的路径。 　　填写完成后点击确定,Capture就会自动生产该工程的原理图文件目录。同时,Capture会自动创建*.dsn、*.opj等相关文件。 　　接下来,点击进入Schematic窗口,进行原理图绘制。通常情况下,一个大的原理图在设计时会根据功能划分为不同的模块,各部分的原理图分别绘制,并根据功能命名。在Schematic目录下,可以进行各原理图的添加和重新命名。 　　1.3 原理图的后续处理 　　原理图绘制好之后,需要对整个设计进行DRC检测,生成网表和材料清单等。CaptureCIS在对原理图进行后续处理时,必须切换到专案管理窗口下,并且选中*.DSN文件。 　　进行DRC检测时,点击菜单栏中ToolsDesign Rules Check,然后在弹出的