第4章半导体存贮器1.ppt

第4章 半导体存贮器 4.1 概述 4.2 读写存贮器(RAM) 4.3 只读存贮器(ROM) 4.4 外存贮器简介 一、概述 1、半导体存储器的分类 读写存储器（RAM） 静态RAM（SRAM） 动态RAM（DRAM） 只读存储器（ROM） 掩膜式 ROM 可编程PROM 可擦写EPROM 电擦写E2PROM 读写存贮器RAM 可分为静态读写存储器（SRAM）和动态读写存储器（DRAM） 静态RAM的特点：集成度较低、功耗较大，不需要刷新电路 动态RAM的特点：集成度高，功耗低，DRAM每隔一定时间需要刷新 只读存贮器ROM (1) 掩模式ROM 一旦生产，存储的信息不能改变。 批量生产，成本低 (2) 可编程PROM 用户可进行一次编程（写入数据或程序），一旦写入，信息无法改变 (3) 可擦写EPROM、电擦写E2PROM 可使用物理（紫外线）的方法（称为EPROM ）或电的方法(称为E2PROM)擦去所存储的信息 擦去后可重新进行编程写入新信息 擦去和重新编程可多次进行 2 半导体存贮器的主要技术指标 1) 存贮容量：存储器所能存储的二进制信息总数，3种表示法： 所能存储的总字数 字数*字长=存储元数，即总位数 所能存储的总字节数 2) 存取时间 3) 可靠性 目前所使用的半导体存储芯片的平均故障间隔时间（MTBF）大约为（5x106~1x108）h 4) 功耗 5) 价格 二、读写存贮器(RAM) 静态读写存贮器( SRAM ) 6264芯片 8K×8bit 的 CMOS RAM芯片 OE为输出允许信号，有效时允许该芯片将某单元的数据送到芯片外部的D0~D7。 WE是写允许信号，有效时，允许将数据写入芯片。 NC为空脚。 芯片上还有+5V电压和接地线。 ② 6264(6164)的工作过程。 写入数据的过程： 在A0~A12上加上待写入单元的地址 在D0~D7上加上待写入的数据 使CS1和CS2同时有效 在WE上加上有效的低电平 读出数据的过程： 在A0~A12上加上要读出单元的地址 使CS1和CS2同时有效 使OE有效，WE为高电平 2） 连接使用 按规定的内存地址范围，将存储器芯片连接到总线上 芯片的选片信号由高位地址和控制信号译码形成，决定该芯片在内存的地址范围 全地址译码方式 全地址译码方式使存储器芯片的每一个存储单元唯一地占据内存空间的一个地址。 (2)部分地址译码方式 分析连接图可见，8KB芯片6264所占据的内存地址空间为 DA000H~DBFFFH DE000H~DFFFFH FA000H~FBFFFH FE000H~FFFFFH 译码时，未使用完地址总线上的全部地址 3）静态RAM连接举例 使用一块3-8译码器芯片，将两片2K*8 bit 芯片（6116）所占的内存地址范围安排在7C000H~7CFFFH。 4）等待的实现 在存贮器芯片的连接使用中，由于种种原因，CPU提供的定时时间不能满足存贮器芯片的要求，CPU无法正确地读写存贮器 方法1：降低CPU的时钟频率 方法2：插入等待周期 各种速度的存储器芯片很多，一般微型机应用中上述情形很少 2 动态读写存贮器(DRAM) 1）概述 (1)动态存贮器芯片 2164A（64K*1 bit） A0~A7为地址输入端：地址引线复用，两次加入地址，共16位地址（64K）。 第一次加入的称为行地址 第二次加入的称为列地址 DIN和DOUT是芯片上的数据线， DIN为数据输入线， DOUT为数据输出线 RAS为行地址锁存信号，利用其可将行地址锁存在芯片内部的行地址缓冲寄存器 CAS为列地址锁存信号，利用其可将列地址锁存在芯片内部的列地址缓冲寄存器 WE为写允许信号。当为低电平时，允许将数据写入，反之，可从芯片读出数据 (2) DRAM的工作过程 ① 读出数据。 先加上行地址于A0~A7上，再送出RAS，该信号的下降沿将行地址锁存在芯片内部， 再加上列地址，再送出CAS，该信号的下降沿将列地址锁存在芯片内部，保持WE=1，则在CAS有效期间数据输出并保持 ② 写入数据。 与读出数据完全类似。 DRAM 2164的读出过程 * EPROM ① 6264有28条引线： A0~A12：13条地址线 D0~D7：8条双向数据线。 CS1、CS2：选片信号，当两个片选信号同时有效才能选中该芯片。 6264真值表 SRAM 6264 数据写入波形 SRAM 6264 数据读出波形 SRAM 6264 的全地址译码连接 由图可见，6