NEW第07章 触发器(完整4.15).pptVIP

* 7-2 Edge-Triggered Flip-Flops An edge-triggered flip-flop is identified by the small triangle (小三角形) inside the block at the C/CP input. * CP CP Edge-triggered FF, Positive edge-triggered Edge-triggered FF Negative edge-triggered 7-2 Edge-Triggered Flip-Flops -- Logic Symbol Comparison 7-2-1 The Edge-Triggered S-R Flip-Flop Truth table for a positive edge-triggered S-R flip-flop (正边沿触发的SR触发器） * S R CLK Q Q COMMENTS 0 0 X NC NC No change 0 1 0 1 RESET 1 0 1 0 SET 1 1 ? ? Invalid 总结：规律! * 7-2-1 The Edge-Triggered S-R Flip-Flop 现态 ：触发器在每次时钟脉冲触发沿到来之前 的状态 。 次态 ：在此之后的状态。 特性表：描述现态、输入信号和次态之间逻辑关系的 真值表。 特性方程：描述逻辑功能的逻辑表达式。 7-2-1 The Edge-Triggered S-R Flip-Flop * Logic Expression（特性方程） Truth-table（特性表） * 7-2-1 The Edge-Triggered S-R Flip-Flop Truth-table State Diagram (状态图） * 7-2-2 The Edge-Triggered D Flip-Flop（D触发器） Qn+1=D （重点）波形规律：Q的状态仅仅取决于CP触发沿（上升沿或下降沿）到达前一瞬间的D值，其他时刻Q均保持不变。 ----例题英文教材P271 * 7-2-2 The Edge-Triggered D Flip-Flop Truth-table Logic symbol Direct-SET SD Direct-RESET RD 详见康华光教材 P219 表5.3.1 * 7-2-2 The Edge-Triggered D Flip-Flop Ex. Determine the Q output of the D edge-triggered flip-flop for the input waveforms. The flip-flop starts out RESET. Positive Edge-triggered * 7-2-3 The Edge-Triggered J-K Flip-Flop （JK触发器） Truth table State Diagram (状态转换图） * 7-2-3 The Edge-Triggered J-K Flip-Flop （JK触发器） 波形规律：Q的状态仅仅取决于CP触发沿（上升沿或下降沿）到达前一瞬间的J、K值，即： 当J=K=0时，Q保持不变； 当J、K 相反时，Q 的状态与J一致； 当J=K=1时，Q翻转。 If J=1，K=1，then the outputs change their levels to the opposite levels.(翻转) 其他时刻Q均保持不变。----例题英文教材P273 Logic Expression * 7-2-4 The Edge-Triggered T Flip-Flop (T触发器) For a J-K flip-flop, if J=K=T, it becomes a T flip-flop. * 7-2-4 The Edge-Triggered T Flip-Flop (T触发器) * 7-2-5 The Edge-Triggered T’ Flip-Flop （T’触发器） For a T flip-flop, if T=1, it becomes a T’ flip-flop. * 7 Latches, Flip-Flops and Timers * Contents Latches (锁存器) Edge-tri