1.3存储系.doc

一.存储器的层次结构 大多数计算机都采用3层存储器层次结构，如图1-4所示。但一些简单的计算机没有高速缓存。 二．存储器的分类 1、按存储介质分： 半导体存储器（易失）：用半导体器件组成的存储器（内存）。 磁性存储器（不易失）：磁芯存储器（硬盘）、磁表面存储器（磁带）。 光盘存储器（不易失）：光敏材料（光盘）。 2、按存取方式 存取时间与物理地址无关（随机访问）：随机读写存储器RAM 只读存储器ROM 直接存取存储器（磁盘） 3、按在计算机中的作用分类 三．主存储器 主存储器简称内存或主存，用来存放当前正在使用或随时要使用的数据和程序，CPU可直接访问。 1．主存的种类 主存一般由RAM和ROM这两种工作方式的存储器组成，其绝大部分存储空间由RAM构成。 （1）RAM随机存储器：也叫读写存储器，内容可改变，在加电时，可随时向存储器中写或读信息，一旦停电，信息全部丢失，可分两类： 静态RAM（SRAM）：利用触发器的两个稳态来表示所存储的“0”和“1”，不需要周期性地刷新。 动态RAM（DRAM）：用半导体器件中分布电容上有无电荷来表示“1”和“0”。因为保存在分布电容上的电荷会随着电容器的漏电而逐渐消失，所以需要周期性地给电容充电，称为刷新。 （2）ROM只读存储器：所存储的信息由生产厂家在生产时一次性写入，使用时只能读出，不能写入，断电后信息不会丢失。 2.主存的组成 主存储器一般由地址寄存器、数据寄存器、存储体、控制线路和地址译码电路等部分组成，如图1-5所示。 ? 图1-5? 主存储器结构框图 （1）地址寄存器（MAR）：用来存放要访问的存储单元的地址码，其位数决定了其可寻址的存储单元的个数M，即M=2N。 （2）数据寄存器（MDR）：用来存放要写入存储体中的数据或从存储体中读取的数据。 （3）存储体：存放程序和数据的存储空间。 （4）译码电路：根据地址译码器中的地址码在存储体中找到相应的存储单元。 （5）控制线路：根据读写命令控制主存储器各部分的相应操作。 3.性能指标 主存储器是CPU能直接访问的存储器，由随机读写存储器RAM和只读存储器ROM组成，能快速地进行读或写操作。衡量一个主存储器性能的技术指标主要有存储容量、存取时间、存储周期和存储器带宽。 存储容量的表示：用字数或字节数（B）来表示，如64K字、512KB、10MB。外存中为了表示更大的存储容量，采用MB、GB、TB等单位。其中1KB=210B，1MB=220B，1GB=230B，1TB=240B。B表示字节，一个字节定义为8个二进制位，所以计算机中一个字的字长通常为8的倍数。 （2）存取时间：从启动一次存储器操作到完成该操作所经历的时间。 （3）存储周期：连续启动两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。通常，存储周期略大于存储时间，其时间单位为ns。 （4）存储器带宽：每秒钟能访问的bit数，记作Bm。设每个存取周期存取数据位为Wb，则Bm=Wb/Tm。 4．存储器的构成 由于存储器芯片的容量是有限的，在字数或字长方面与实际存储器的要求都有很大差距，可以通过字向和位向两方面进行扩充。假设一个存储器的容量为M×N位，若使用m×n位的芯片（m≤M，n≤N)，此时共需要 (M/m)×(N/n)个存储器芯片。 四、相联存储器（CAM） 一种按内容寻址的存储器。其工作原理就是把数据或数据的某一部分作为关键字，将该关键字与存储器中的每一单元进行比较，找出存储器中所有与关键字相同的数据。 五、Cache 1．Cache的基本原理 Cache即高速缓冲存储器，为了解决CPU和主存之间速度匹配问题而设置，Cache采用SRAM器件，构成小容量高速存储器。它是介于CPU和主存之间的小容量存储器，存取速度比主存快。其改善系统性能的依据是程序的局部性原理。 提示：CPU运行程序的过程是周而复始地取出指令，解释指令和执行指令的过程。在一段相对较短的时间内，CPU执行程序所使用的内存单元是相对集中或小批簇集于相邻的存储单元中。例如执行循环程序，会重复地使用到某一存储空间的指令，这就是CPU运行程序的局部性原理。 CPU每次访问存储器时，都先访问高速缓存，若访问的内容在高速缓存中，访问到此为止；若不然，再访问主存储器，并把有关内容及相关数据块取入高速缓存。这样，如果大部分针对高速缓存的访问都能成功，则在主存储器容量保持不变的情况下，访存速度可接近高速缓存的存取速度，这无疑可提高微机的运行速度。 2．Cache的组成 Cache主要由两部分组成：控制部分和存储器部分。 Cache存储器部分用来存放主存的部分拷贝。 控制部分的功能是：判断CPU要访问的信息是否在Cache存储器中，若在即为命中，若不在则没有命中。 3．