原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
Maxplus软件的基本操作实验报告
实验一 Maxplus软件的基本操作
一、1．熟悉Maxplus软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计）
2．用逻辑图和VHDL语言设计一个异或门。
1．Maxplus II
2．3．(save as,保存文件名为entity名称，扩展名为vhd，选择芯片类型为EPF10K20TI144-4，保存并编译，出现0 error，0 warnings则编译通过。
4．仿真波形。点Max+plus II(Waveform editor,出现波形图的设置界面，然后点Node(Enter Nodes from SNF(list,将输入输出端添加到界面，并设置其周期和输入波形，保存后，点Max+plus II(Simulator，即可仿真出输出的波形。
5．设计芯片。点Max+plus II(Floorplan editor，将 Unassigned Nodes 栏中，电路的输入输出节点标号直接用鼠标 “拖到” 想分配的引脚上(a:88,b:89,c:12),点Max+plus II(programmer(configuer,然后就可以操作试验箱，观察异或门的工作情况。
四、实验过程
异或门（XOR）
用途：异或门是一种用途广泛的门电路。典型应用是作为加法器的单元电路。
逻辑图
真值表
A B OUT 0 0 0 0 1 1 1 0 1 1 1 0 VHDL程序
数据流描述：
芯片引脚分配
四、实验总结
初次使用Max plus,感觉它既新奇又复杂，再加上它的纯英文操作，增加了此软件的使用难度，不过由于对新事物的好奇，第一次实验还是比较有意思的。
实验初期，我们只能将VHDL语言写出来，对着一串代码我们却不知道如何处理，后来看过老师的操作后便初步会仿真波形和设计芯片了，并成功的将异或门写入芯片，完成其功能。
但是有两点一直困惑着我，一是仿真波形时周期不能变化，二是输入信号的波形不能任意变化，后来不经意间我点击options(Snap to Grid，去掉其选择后，便可以任意改变输入信号的波形，options(Grid size可以改变波的周期。
不过由于我们VHDL语言的水平有限，所以实验的时候没能尽兴，这是一大遗憾。
文档评论（0）