数字电子技术数字钟设计精选.docVIP

数字电子技术课程设计 设计课题：数字钟 电气与电子工程学院 05自动化职（1）班 设计者： 学号： 目录 一、设计目的……………………………………………3 二、设计要求……………………………………………3 三、总体概要设计………………………………………3 四、各单元模块设计与析………………………………4 五、电路的安装与调试…………………………………12 六、总结…………………………………………………12 七、设计体会……………………………………………13 八、元器件清单…………………………………………13 九、参考文献和辅助工具………………………………14 十、写在是后……………………………………………15 十一、附数字钟课程设计仿真图 一.设计目的 进一步掌握各芯片的逻辑功能及使用方法。 进一步熟悉集成电路的引脚安排。 进一步掌握数字钟的设计方法和和计数器相互级联的方法。 进一步掌握数字系统的设计和数字系统功能的测试方法。 进一步掌握数字系统的制作和布线方法。 进一步了解面包板的结构及其接线方法 了解数字数字的组成和工作原理。 二.设计要求 1．设计指标 数字钟具有显示时、分、秒的功能； 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； 计时过程具有报时功能，当时间到达整点前60秒进行蜂鸣报时； 并且要求走时准确。 2．设计要求 画出电路原理图（或仿真电路图）； 元器件及参数选择，有相关原器件清单； 电路仿真与调试 3．制作要求 自行装配和调试，并能发现问题和解决问题。 4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 三.总体概要设计： 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图。 图1 数字钟的组成框图 ⑴振荡器电路　　 振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的脉冲，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。 ⑵分频器电路　　 分频器电路将32768Ｈz的高频方波信号经三个74LS191两次八分频和一次十六分频后得到1Hz的方波信号，可以供秒计数器进行计数。分频器实际上也就是计数器。 ⑶时间计数器电路　　 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器可以设计为24进制计数器。 ⑷译码驱动电路　　 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。 ⑸数码管　　 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计采用的为ＬＥＤ数码管（共阴）。 四．各单元模块设计和分析 主体电路是功能部件或单元电路组成的，在设计这些电路或选择部件时，应尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或者都用CMOS集成电路。整个系统手忙脚乱的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。 １）555振荡器电路 振荡器是构成数字式时钟的核心，振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。 一般来说，振荡器的频率超高，计时精度超高，走时越准确，如果精度要求不高也可以采用由逻辑门与RC组成的时钟源振荡器，或由集成电路定时器555与RC级成的多谐振荡器。这里选用555定时器构成多谐振荡器。振荡频率f=1024Hz。电路及参数如图2所示 图2 555振荡器电路图 ２）分频器电路 通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。 通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。例如，将32768Ｈz（215）的振荡信号分频为１ＨZ的分频倍数为32768，即实现该分频功能的计数器相当于１５极２进制计数器。 74LS191计数器最高为可以将32768ＨZ的信号分频为1KＨZ，而经过三个74LS191可以将它分为1HZ的信号。如图3所示，可以直接实现振荡和分频的功能。 图3 74LS191分频电路图 ３）时间计数单元 在设计计数器之前，先对74LS191芯片的引脚和功能作一些说明以及有关连接的知识 74LS191芯片说明 74LS191芯片 Q0、Q1、Q2、Q3 输出端 D0、D1、D2、D3 数据输入端 CLK时钟输入端（上升沿触发） D/U 加/