cmos模拟集成电路作业习题21-2.docVIP

习题 21.2 由表9-1可知： Cgs1=23.3fF,Cgd1=2fF,Rs=100K,Ro=ro1 ║ro2=5M?║4M?=98K。 根据公式21-53可得零点 本题中用100K?的电阻代替MOS晶体管，根据公式21-55可知，（不考虑Co） 得到低频极点为： 根据公式21-61可得第二个极点位于 综上所述手工计算模型如下： 仿真波形如下： 从仿真结果中可以看到： 通过比较仿真结果与手工计算结果差别不大 .Sp文件描述如下： .TITLE MY_analog *------------------------------------------------------------------------ *参数、模型定义部分 *------------------------------------------------------------------------ .include hua05.sp .temp 25 .option scale=1u * #destroy all * #run * #plot 20*log(mag(Vout/Vs)) * #set units=degrees * #plot ph(vout/vs) *------------------------------------------------------------------------ *电路网表 *------------------------------------------------------------------------ .subckt bias VDD Vbias1 Vbias2 Vbias3 Vbias4 Vhigh Vlow Vncas Vpcas MN1 Vbias2 Vbiasn 0 0 NMOS L=2 W=10 MN2 Vbias1 Vbiasn 0 0 NMOS L=2 W=10 MN3 Vncas Vncas vn1 0 NMOS L=2 W=10 MN4 vn1 Vbias3 vn2 0 NMOS L=2 W=10 MN5 vn2 vn1 0 0 NMOS L=2 W=10 MN6 Vbias3 Vbias3 0 0 NMOS L=10 W=10 MN7 Vbias4 Vbias3 Vlow 0 NMOS L=2 W=10 MN8 Vlow Vbias4 0 0 NMOS L=2 W=10 MN9 Vpcas Vbias3 vn3 0 NMOS L=2 W=10 MN10 vn3 Vbias4 0 0 NMOS L=2 W=10 MP1 Vbias2 Vbias2 VDD VDD PMOS L=10 W=30 MP2 Vhigh Vbias1 VDD VDD PMOS L=2 W=30 MP3 Vbias1 Vbias2 Vhigh VDD PMOS L=2 W=30 MP4 vp1 Vbias1 VDD VDD PMOS L=2 W=30 MP5 Vncas Vbias2 vp1 VDD PMOS L=2 W=30 MP6 vp2 Vbias1 VDD VDD PMOS L=2 W=30 MP7 Vbias3 Vbias2 vp2 VDD PMOS L=2 W=30 MP8 vp3 Vbias1 VDD VDD PMOS L=2 W=30 MP9 Vbias4 Vbias2 vp3 VDD PMOS L=2 W=30 MP10 vp4 vp5 VDD VDD PMOS L=2 W=30 MP11 vp5 Vbias2 vp4 VDD PMOS L=2 W=30 MP12 Vpcas Vpcas vp5 VDD PMOS L=2 W=30 MBM1 Vbiasn Vbiasn 0 0 NMOS L=2 W=10 MBM2 Vbiasp Vbiasn Vr 0 NMOS L=2 W=40 MBM3 Vbiasn Vbiasp VDD VDD PMOS L=2 W=30 MBM4 Vbiasp Vbiasp VDD VDD PMOS L=2 W=30 Rbias Vr 0 6.5k MSU1 Vsur Vbiasn 0 0 NMOS L=2 W=10 MSU2 Vsur Vsur VDD VDD PMOS L=100 W=10 MSU3 Vbiasp Vsur Vbiasn 0 NMOS L=1 W=10 .ends bias Xbias VDD Vbias1 Vbias2 Vbi