第九章_模拟号和数字信号的转换.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第九章_模拟号和数字信号的转换

第九章 模拟量和数字量的转换 三、集成D/A转换器 DAC0832工作方式 3.有锁存有放大型 例如DAC82: 是CMOS型有锁存有放大的8位D/A转换器。 第二节 模数转换器 一、逐次逼近型A/D转换器 3. 转换过程 逐次逼近转换过程示意图 ADC0809八位A/D转换器 三 、A/D 变换器的主要技术指标 第一节 数模转换器 第二节 模数转换器 模数与数模转换器是计算机与外部设备的重要接口,也是数字测量和数字控制系统的重要部件。 将模拟量转换为数字量的装置称为模?数转换器 (简称A/D转换器或ADC); 传感器 模拟控制 模拟信号 数字计算机 数字控制 数字信号 ADC DAC 将数字量转换为模拟量的装置称为数?模转换器 (简称D/A转换器或DAC) 第九章 模拟量和数字量的转换 第一节 数模转换器 一、R-2R梯形电阻网络D/A转换器 由AA 、BB、CC、DD各点向右看的等效电阻都为R 1、R-2R梯形电阻网络 电流: uo 2R A B D +UR S2 S3 S1 S0 2R 2R 2R 2R R3 R2 R1 R0 + + - A RF d3 d2 d1 d0 0 R R R I3 I1 I0 I01 C 1 1 0 I2 IR 当二进制代码为1时,开关合到运算放大器输入一侧,该支路电流成为运放输入电流 的一部分;当二进制代码为0时,开关合到接地的一侧 。 2、R-2R梯形电阻网络D/A转换电路 uo 2R A B D +UR S2 S3 S1 S0 2R 2R 2R 2R R3 R2 R1 R0 + + - A RF d3 d2 d1 d0 0 R R R I3 I1 I0 I01 C 1 1 0 I2 IR 例1:已知R-2R梯形网络D∕A转换器中R=RF=20kΩ UR=10V,试分别求出4位和8位D∕A转换器的输出最小电压、最大电压。 解:4位D∕A转换器d3~d0=0001时输出最小电压U0min;d3~d0=1111时输出最大电压U0max 。 同理8位D∕A转换器 在UR和RF相同条件下,D∕A转换器位数越多,输出最小电压越小,输出最大电压越大。 二、 D/A转换器的主要参数 指最小输出电压和最大输出电压之比。 1.分辨率 2.转换误差(转换精度) 3.输出电压( 电流 )的建立时间 例:十位D/A转换器 的分辨率为 有时也用输入数字量的有效位数来表示分辨率。 转换误差是指输出模拟电压的实际值与理论值之差,即最大静态转换误差。转换误差常用输出满刻度FSR的百分数表示,也有用最低有效位的倍数来表示。 输入由全0变为全1或由全1变为全0起,到输出稳定电压(电流)所需的时间。 1.无锁存无放大器 按其组成结构(即功能模块),集成D∕A转换器可分为以下三种类型: 完整的集成D∕A转换器包括4个功能模块: 输入数据寄存器、 D∕A转换网络、模拟输出放大器 及参考电压源。 早期的产品只包含D/A转换网络,如AD7520,其电路和图9-2相似,但运算放大器是外接的。 2.有锁存无放大器 具有数字输入寄存器,使用时需外接运算放大器。 如:DAC0832 DAC 0832 简化电路框图 八位 寄存器 输入 八位 寄存器 DAC 八位 转换器 UREF RF Iout1 Iout2 AGND UCC DGND ILE CS WR1 WR2 XFER D/A D7 D0 . . . . . . 1 1 ≥ ≥ DAC0832结构图 片选信号, 低电平有效 写入控制, 低电平有效 模拟地端 D0 ~ D7 数字量输入 参考电压 输入端 DAC 0832 管脚分布图 CS WR1 WR2 AGND D4 D5 D6 D7 D0 D1 D2 D3 UCC UREF RF DGND ILE XFER Iout1 Iout2 1 2 3 4 5 6 7 8 9 10 19 18 17 16 15 14 13 12 11 20 数字地端 反馈电阻 外接端 CS WR1 WR2 AGND D4 D5 D6 D7 D0 D1 D2 D3 UCC UREF RF DGND ILE XFER Iout1 Iout2 1 2 3 4 5 6 7 8 9 10 19 18 17 16 15 14 13 12 11 20 DAC 0832 管脚分布图 输入锁存允许信 号,高电平有效 芯片工作电压 输入端 写入控制端 低电平有效,与 配合使用 XFER CS WR1 WR2 AGND D4 D5 D6 D7 D0 D1 D2 D3 UCC

文档评论(0)

173****7830 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档