- 1、本文档共24页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于CPLD的数字锁课程设计
湖南工程学院
课 程 设 计 任 务 书
课程名称: 嵌入式系统
题 目:基于CPLD的数字锁
专业班级:电子信息0781
学生姓名: 李武
指导老师: 陈军根
审 批:
任务书下达日期 2011 年01月02 日
设 计 完成日期 2011 年 01月21日
设计内容与设计要求 CPLD为复杂可编程逻辑器件,通过EDA技术对其进行编程,可将一个较复杂的数字系统集成于一个芯片中,制成专用集成电路芯片,并可随时在系统修改其逻辑功能。有关知识可参见相关教材或参考书。
一.设计内容
设计一个二位十进制数字锁,并验证其操作。具体要求如下:
开锁代码为二位十进制数,当输入代码的位数和位值与锁内给定的密码一致,且按规定程序开锁时,方可开锁,并点亮开锁指示灯LT。否则,系统进入“错误”状态,并发出报警信号。
开锁程序由设计者确定,并要求锁内给定的密码是可调的,且预置方便,保密性好。
并行数字锁的报警方式是点亮指示灯LF,并使喇叭鸣叫来报警,直到按下复位开关,报警才停止。此时,数字锁又自动进入等待下一次开锁的状态。
二、设计要求:
设计思路清晰,给出整体设计框图;
在MAX+PLUSⅡ中设计各单元电路,完成其功能仿真和编译并生成低层模块;
在MAX+PLUSⅡ中完成顶层设计并编译通过;
在MAX+PLUSⅡ中完成设计下载并调试电路;
写出设计报告;
主要设计条件 提供EDA实验室;
提供EL实验箱和CPLD芯片;
提供ALTERA公司的MAX+PLUS10.1设计软件
说明书格式 课程设计封面;
任务书;
说明书目录;
设计总体思路,基本原理和框图(顶层电路图);
单元电路设计(各次级模块电路图);
设计仿真;
编程下载;
总结与体会;
附录;
参考文献。
进度安排
星期一、二:下达设计任务书,介绍课题内容与要求;
介绍MAX+plusⅡ软件的使用;查找资料,确定总体设计方案和单元电路设计;
星期三~第二周星期一:单元电路设计与仿真,硬件下载;
第二周星期二、三:硬件下载;
第二星期四、五:书写设计报告,打印相关图纸;答辩
参考文献 1. 康华光主编.电子技术基础(数字部分),高等教育出版社。
2. 阎石主编. 电子技术基础(数字部分),清华大学出版社。
3. 陈大钦主编,电子技术基础实验,高等教育出版社。
4. 彭介华主编,电子技术课程设计指导,高等教育出版社。
5. 张 原编著,可编程逻辑器件设计及应用,机械工业出版社。
6.荀殿栋,徐志军编著,数字电路设计实用手册,电子工业出版社。
7. MAX+PLUSⅡ入门
8.刘洪喜,陆颖编著. VHDL电路设计实用教程 清华大学出版社
目 录
一.设计总体思路 6
1.1基本原理 6
1.2总设计框图 6
二.单元电路设计及模块仿真 7
2.1消除抖动模块 7
2.2键盘扫描模块 9
2.3七段数码显示电路模块 10
2.4译码电路模块 12
2.5 密码控制电路模块 ....15
2.6 总电路 17
三.编程下载 18
四.总结与体会 21
五.参考文献 22
一、总体设计思路
1.1基本原理:
本次设计逻辑功能划分为两个大的模块:控制部分和处理部分。控制模块是整个系统的控制核心 ,负责接收其模块传来的输入信号 ,再根据系统的功能产生相应的控制信号送到相关的模块。密码预先存入寄存器中,开锁时,输入密码存入另一寄存器中,当按下“确定”键时,启动比较器,比较两个寄存器中的内容,当结果相同时=1,LT绿灯亮,并开锁;当结果不同时=0,LF红灯亮,不开锁。用户需要修改密码时,先开锁,再按“设定密码”,清除预先存入的密码,通过键盘输入新的2位十进制,
二、单元模块设计
2.1 消除抖动模块
我们使用的按键机械弹性开关,当机械触点断开、闭合时,由于机械触点的弹性作用,一个按键开关在闭合时不会马上稳定地接通,在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动。抖动时间的长短由按键的机械特性决定,。这是一个很重要的时间参数,在很多场合都要用到。LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.std_logic_arith.ALL;
USE ieee.std_logic_unsigned.ALL;
LIBRARY altera; --抖动
USE altera.maxplus2.ALL;
ENTITY lwdou IS
PORT
( CLK,lwin : IN STD_LOGI
文档评论(0)