数据电路.pptVIP

* * 6.4 序列信号发生器 6.4.1　设计给定序列信号的产生电路 6.4.2　根据序列循环长度M的要求设计发生器电路 6.4.1　设计给定序列信号的产生电路 　　序列信号：在每个循环周期中，1和0数码按一定的规则顺序排列的一种串行周期性信号。 　　１．移存型序列信号发生器 　　序列信号发生器：产生序列信号的电路。 　　基本思路：采用移位寄存器作为主要存储部件。将给定长度为M的序列信号，按移存规律组成M个状态组合，完成状态转移，然后求出移位寄存器的串行输入激励函数，即构成该序列信号的产生电路。 　　主要应用：作为数字系统的同步信号，或作为地址码等。 1 1 0 0 0 1 1 0 0 0 ··· 序列信号： 　　例6-13　设计产生序列信号11000、11000···的发生器电路。 　　解　依题意，序列的循环长度为M=5，因此确定移位寄存器的位数为n=3，依次取3位序列码元，构成5个状态的循环。 1 1 0 4 1 0 0 3 0 0 0 2 0 0 1 1 0 1 1 0 Q1 Q2 Q3 序 号 表6-4-1 例6-13状态转移表 　　由于状态转移符合移存规律，因此只需设计第１级的激励信号。通常采用D触发器构成移位寄存器，由卡诺图得： 1 0 0 1 0 00 01 11 10 0 1 图6-4-1 例6-13卡诺图 110 011 100 001 000 010 101 111 有效状态 图6-4-2 例6-13状态转移图 　　检查自启动特性。 　　根据激励方程和移存规律，求得偏离态的状态转移，得到状态转移图。由状态转移图可见，该发生器电路具有自启动特性。 1D 1 Q1 C1 R 1D 2 Q2 Q2 C1 S 1D 3 Q3 C1 S CP 预置 图6-4-3 例6-13逻辑图 　　作发生器电路逻辑图。 　　必须指出，根据给定的序列信号列状态转移表时，可能出现同一状态的下一状态发生两种不同的转移情况，在没有外加控制信号的条件下，是无法实现的。只有通过增加位数n直至得到M个独立状态构成循环为止。 　　增加的位数越多，偏离态也越多，电路越不节省，工作越不可靠。 　　２．计数型序列信号发生器 　　基本思路：在同步计数器的基础上增加输出组合电路。 　　例6-14　设计产生序列1111000100、1111000100、···的计数型序列信号发生器电路。 0 1 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 0 0 0 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 0 1 0 0 0 0 F Q0 Q1 Q2 Q3 表6-4-2 例6-14输出真值表 　　由于给定序列长度为M=10，因此选用一个模10同步计数器如CT54160。令其状态转移过程中，每一状态稳定时，输出符合给定序列要求的信号，得出真值表。 1 0 0 1 0 0 00 01 11 10 00 01 1 1 1 0 11 10 图6-4-4 例6-14输出卡诺图 　　经卡诺图化简得到输出表达式。 　　根据输出方程得到逻辑电路。 CTRDIV16CT54/74161 LD CTP CTT +CP 1 CP CR 8 4 2 1 CO 1 1 F 图6-4-5 例6-14计数型序列信号发生器电路 　　注意：采用中规模器件设计电路时，必须给器件的所有控制端提供必要的信号，使之能够正常工作，如图中的CTP等。 　　对于计数型序列信号发生器电路，在同一计数器基础上，加上不同的输出电路，可以得到循环长度相同的多组序列信号输出，但是由于输出是组合电路，因此在输出的序列中有可能产生“冒险”的毛刺。 异 或 网 络 1D 1 Q1 C1 1D 2 Q2 C1 1D n－1 Qn-1 C1 1D n Qn C1 c1 c2 cn-1 cn CP f 图6-4-6 最长线性序列信号发生器一般结构 6.4.2 根据序列循环长度M 的要求设计发生器电路 　　１．最长线性序列信号（M=2n-1长度的序列）发生器 　　基本思路：在n位移位寄存器的基础上，加上异或反馈电路构成。 1D 1 Q1 C1 S 1D 2 Q2 C1 S 1D 3 C1 =1 CP 图6-4-7 M=15的序列信号发生器 S S 1D 4 C1 S Q3 Q4 SD 　　当ci=1时，表示第i级触发器输出参与反馈，否则不参与反馈。例如，c4=1，c3=1，其余为0，则 　　当初始状态为1111时，在时钟CP作用下，Q4端输出序列为111100010011010，循环长度为24-1=15。 39,35 39 26,25,24,20 26 13,12,10,9 13 38,37,33,32 38 25,22 2