TFT-LCD4Mask工艺.pptVIP

4 Mask工艺 – Process Flow 4 Mask干刻工艺 – SDT Step 1-Chamber Dry Etch Process GLASS GATE Via Hole Layer Process 目的:去除Via Hole Pattern上的PR (4)Wet PR Strip ITO Layer Process GLASS GATE 目的: 为形成Pixel电极,通过Sputter进行ITO沉积 ITO是一层透明金属，是铟和锡氧化物的合金。ITO沉积400?。 (1)ITO Deposition ITO Layer Process GLASS GATE ITO MASK (EXPOSURE) GLASS GATE 目的:为形成Pixel电极,通过Photo Lithography process形成PR pattern (2)ITO Mask ITO Layer Process GLASS GATE 通过 PR形成的Pattern去除Glass上形成的ITO层以外的部分，即没有被PR覆盖者的那部分ITO (3)ITO Etch ITO Layer Process GLASS GATE 目的:通过去除PR,形成ITO pattern (4)Wet PR Strip 4 Mask Process 后的基板 GLASS GATE AlNd (3000?) MO (400?) G-SiNx:H (3500?) G-SiNx:L (500?) a-Si:L (500?) a-Si:H (1300?) n+a-Si (500?) MO (2200?) B-PVX (2200?) T-PVX (300?) Array工艺完成后的基板 GATE S/D VIA HOLE ITO ITO (400?) S/D信号线 Ar 2200±10% ? Mo MO 对S/D信号线进行保护 SiH4+NH3+N2 2500±350 ? p-SiNx Passivation (PVX, Via Hole) Description CVD Dep.用Gas Thickness Name Layer 信号传导线 Ar 3400±10% ? Alnd\Mo Gate Active ITO Gate Insulator 1300±15% ? a-Si:H 500±10% ? G-SiNx:L 减小a-Si层与S/D信号线的电阻 SiH4+PH3+H2 500±20% ? n+ a-Si 信号线 Ar+O2 400±100 ? 铟锡氧化物合金 在TFT器件中起到开关作用 SiH4+H2 500±20% ? a-Si:L 对Gate信号线进行保护和绝缘的作用 SiH4+NH3+N2 3500±10% ? G-SiNx:H 4 Mask工艺的Parameter Array 技术部 Etch/CLN 科 李志强 4 Mask工艺 Array?工艺 Array 工艺是通过4Mask工艺在玻璃上形成薄膜晶体管（TFT） 和像素电极（ITO）的过程。 Deposition Cleaning Coater Exposure Light Development Etch Inspection Strip 剥离光刻胶 光罩 刻蚀 薄膜沉积 清洗 各层 Multiple Dep. N+ Etch ITO Etch Via Etch S/D Etch Active Etch Gate Etch Etch ITO Mask Via Mask S/D Mask Active Mask Gate Mask Mask ITO Strip Via Strip S/D Strip Active Strip Gate Strip Strip Pre Dep. Clean 2 Active Gate Dep. Initial Clean Gate ITO Dep. Via Dep. S/D Dep. Deposition Pre Dep. Clean 5 Pre Dep. Clean 3 Cleaning ITO Via S/D Layer 剥离光刻胶 刻蚀 光罩 薄膜沉积 清洗 各层 Pre Dep. Clean 2-1 - S/D Dep. Active - Ashing - Mo - N+ (Dry) ITO Etch Via Etch S/D Wet Etch Gate Etch Etch ITO Mask Via Mask SDT Mask Gate Mask Mask ITO Strip Via Strip S/D Strip Gate Strip Strip Multiple Dep. Pre Dep. C