ASIC设计中基于Verilog语言的inout.pdfVIP

ASIC设计中基于Verilog语言的inout(双向) 端口程序设计 王天盛 李斌桥 赵毅强 李树荣 裴志军 姚索英 (天津大学专用集成电路设计中心，天津 300072) E-mail- hodreara@163. 摘 要 论丈详细介绍了基于Verilog硬件描述语言的inout(双向)端口设计方法，提出了一种与实际情况吻合的仿真 方法，并通过CMOS图像传感器控制电路设计中一个可综合的设计实例，指出了设计和仿真中应注意的问题 关趁词 ASIC VerilogHDL inout双向端口 仿真 文童编号 1002-8331-(2003)34-0129-04 文献标识码 A 中图分类号 TN431.2 DesignandSimulationofInoutPortswithVerilog ln HDL i ASICDesign to Zhao WangTtiansheng LiBingi Yiqiang LiShurongPeiZhljun YaoSuying (ASICDesignCenter,TianjinUniversity,Tianjin300072) Abstract:ThispaperintroduceshowtodesignandsimulateinoutportswithVerilogHDL场asynthesizablemodule usedinthecontroldesignofCMOsimagesensotsandonthebasisofwritersexperiences,pointsoutthemattersneed- ingattention. Keywords:ASIC,VerilogRDLinout,simulation 1 引盲 端口时，三态门设为高阻态，断开 “映像寄存器”与，ut端口的 在ASIC设计中常常会用到inout(双向)端口。双向端口顾 连接 此时就可以像对待普通的输入端口一样对它进行操作。 名思义既可以作为输人端口，也可以作为输出端口。CPU与存 而对于含有inout端口的模块外部而言，需要指定 当它作 储器所共享的数据总线就是一类双向端口。在很多设计中，如 为输入端口时，其数据的来源，以及当它作为输出端口时 其数 果采用双向端口可以成倍地减少设计的端口数量，提高资源的 据的归属。 利用率，缩小芯片面积，降低生产成本。例如，某个设计需要一 个32位的数据输人端口和一个犯位的数据输出端口，并且数 3 inout端口的程序设计 据输人和数据输出不会同时发生，此时就可以用一个inout(双 作者以一个在CMOs图像传感器控制电路设计中使用的 向)端口来实现，从而使设计减少犯个端口。 可综合的实例来了解inout端口的程序设计方法和仿真方法。 在许多Verilog书籍和参考资料中，有关inout端口程序设 这个实例实现类似RAM的功能，主要用来存放在CMOs图像 计和仿真方面的介绍很少，同时一些方法的仿真结果与实际情 传感器工作时需要动态改变的一些参数。为了突出论文的重点 况不符，论文通过一个在CMOs图像传感器控制电路设计中的 inout端口的设计且限于文章的篇幅，将这个实例作如下简化 可综合的设计实例，不仅详细地介绍了基于Verilog硬件描述 trout端口的位宽由8位变为2位;模块中存