第6章-时序电路2.ppt

* 数字电路与逻辑设计 第六章 时序逻辑电路 西安邮电学院“省级精品课程” 例：用触发器设计模6同步计数器 (1）作原始状态转移图 状态分配如下： S0=000，S1=001，S2=011， S3=111，S4=110，S5=100 6.4.2 采用小规模器件设计同步计数器 列出状态转移表 6.4.2 采用小规模器件设计同步计数器 （2）卡诺图、状态转移方程、输出函数 6.4.2 采用小规模器件设计同步计数器 6.4.2 采用小规模器件设计同步计数器 （3）根据状态转移方程检验自启动性 从状态转移图可以看出不能自启动。 6.4.2 采用小规模器件设计同步计数器 （4）重新确定状态转移方程 6.4.2 采用小规模器件设计同步计数器 (5）画出新的状态转移图，验证自启动性 具有自启动性 6.4.2 采用小规模器件设计同步计数器 (6）采用D触发器，由状态转移方程得到激励函数 输出函数： (7）根据激励函数及输出函数画出逻辑图 1D R C1 CP 1D R C1 1D R C1 1 1 2 3 RD Q1 Q2 Q3 Q2 Z 6.4.2 采用小规模器件设计同步计数器 采用小规模集成器件设计同步计数器的一般步骤： 列出状态转移表或状态转移图 确定状态转移方程，输出方程 检验自启动特性 确定驱动方程（激励函数） 画出逻辑电路 不具有 具有 6.4.2 采用小规模器件设计同步计数器 6.4.4 采用中规模器件设计任意模值计数器 重点内容： 采用集成同步计数器进行设计（74LS161和74LS160） 采用集成异步计数器进行设计（74LS290） 采用集成移位寄存器进行设计（74LS195和74LS194） 6.4.4 采用中规模器件设计任意模值计数器 一、采用集成同步计数器进行设计（74LS161和74LS160） 逻辑符号： D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 d3 d2 d1 保持 X X X X X 0 1 1 1 保持，CO=0 X X X X X X 0 1 1 计数 X X X X ↑ 1 1 1 1 d0 d3 d2 d1 d0 ↑ X X 0 1 0 0 0 0 X X X X X X X X 0 74161功能表： 74161状态转移图 4位同步二进制加法计数器74LS161 Q0 Q1 Q2 Q3 CO CP 74161时序图 CO和Q3都是CP信号的16分频； 4位同步二进制加法计数器74LS161 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 Q2，Q1，Q0？ 1 1 1 1 4位同步十进制加法计数器74LS160 74160状态转移图 74160的逻辑符号以及功能表与74161相同； 不同之处：74160计数到1001； 1. 采用异步清零法 确定有效状态（必须从全0开始）； 产生异步清0信号 ； 画逻辑图。 设计方法: 6.4.4 采用中规模器件设计任意模值计数器 例6-9：用4位二进制同步计数器74161实现模10计数器。 ① 根据设计要求，确定各种状态0～9； 画状态转移图； 该计数器的状态转移图为： 注意：用来产生清0信号的状态1010一经出现马上消失。 6.4.4 采用中规模器件设计任意模值计数器 ② 确定清零信号： CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 1 ③ 画逻辑图： 当第十个脉冲上升沿到达后，Q3Q2Q1Q0＝1010,/CR＝0。只要/CR=0,计数器强制被清0。1010只能存在很短暂的时间。 缺点:Q1输出波形上有毛刺。 /CR脉冲宽度太窄，可能造成清0不可靠。 6.4.4 采用中规模器件设计任意模值计数器 工作波形： 若集成器件中各级触发器反应速度不同，可能造成不能全部清0。 0 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 当第十个CP↑到来： 1 0 1 1 G1 G2 G3 0 1 0 当第十个CP↓到来： 0 1 在基本触发器的作用下，Q端输出的清0信号宽度被展宽(和计数脉冲CP=1的持续时间相同)，以确保各级触发器能被正常清0。 基本触发器Q=0，/CR=0,使：Q3Q2Q1Q0=0000。 基本触发器Q=1，/CR=1。 0 0 0 1 0 0 加基本触发器，使/CR脉冲宽度展宽 CP 1 6.4.4 采用中规模器件设计任意模值计数器 /SD 0 1 D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO CTP CTT 74161 CP 1 6.4.4 采用中规模器件设计任意模值计数器 利用74LS161采用