数字电路考题201106A.docVIP

考试时间 120 分钟 试 题 班级 学号 姓名 任课教师 注意：题目全部答在试卷上。 Part I 填空题 ( 40% ) 1．(4’) 001101110101 )8421BCD=( )10 = ( )2 已知逻辑函数，(8’)（1）填出F的卡诺图 （2）写出F的最大项式： F = （3）写出F的最简与或表达式： F = （4）写出F的反函数的最简与或表达式： = 3．2一个译码器若有100个译码输出端，则译码器地址输入端至少有 个。 4. 三态门电路(2’)。 5．5已知输入脉冲信号的频率为1MHz，设计一分频电路，如果分频倍数为50时，则设计的计数器模值为 ，至少要用 个触发器，输出的频率为 。 6．4电路如图2所示，当数据选择输入变量A B分别为 、 组合时，F的输出为。 图2 7．9电路如图所示，要求： （1）写出触发器的状态方程和输出方程； （2）完成图(b)的时序波形图。 （a）逻辑电路 （b）时序波形 图 逻辑电路及时序波形图 8．6原始状态转移表如图4所示，其中的等价状态对是 、 。 图4 Part II 分析题 ( 30% ) 1．（10）分析图5计数器电路。 （1）X=0时计数器状态变化范围，其模值为多少？ （2）X=1时计数器状态变化范围，其模值为多少？ 图5 2．（10分）由74194构成的序列码检测电路如图6所示。 图6 该电路检测的序列码是什么？ 指出输入序列XX：0 1 1 0 1 0 1 1 1 0 1 0 Z: 3．（10分）分析图7所示同步时序电路。 （1）写出激励方程和状态方程； （2）画出该电路的状态转移真值表和状态图； （3）指出逻辑功能。 图7 Part III 设计题 ( 20% ) 1．（10分）用FPLA实现的组合逻辑电路如图8所示。 （1）写出该电路G3、G2、G1、G0的表达式； （2）画出用最少的SSI门电路实现G3、G2、G1、G0的逻辑电路图。 2.（10分）．（分） 74160：十进制计数器功能表（Oc=QDQAT） 输入 输出 CP Cr LD P T D C B A QD QC QB QA × 0 × × × × × × × 0 0 0 0 ( 1 0 × × d c b a d c b a ( 1 1 1 1 × × × × 计数 (0000~1001) × 1 1 0 × × × × × 保持 × 1 1 × 0 × × × × 74161：十六进制计数器功能表（Oc=QDQCQBQAT） 输入 输出 CP Cr LD P T D C B A QD QC QB QA × 0 × × × × × × × 0 0 0 0 ( 1 0 × × d c b a d c b a ( 1 1 1 1 × × × × 计数 (0000~1111) × 1 1 0 × × × × × 保持 × 1 1 × 0 × × × × 74LS194功能表 Cr CP S1S0 SR SL D0D1D2D3 Q0Q1Q2Q3 0 × ×× × × ×××× 0 0 0 0 1 0 ×× × × ×××× 保持 1 ( 1 1 × × D0D1D2D3 D0D1D2D3（送数） 1 ( 0 1 SR × ×××× SR Q0