16位机系统设计.doc

16位机存储器系统设计 什么是16位机 在计算机系统中，作为一个整体一次存放或取出内存储器的数据称为存储字，16位机的存储字是16位字长。 内存储器的基本结构及工作流程 如下图1，点画线框内为存储器，由半导体存储器组成，其中MB为存储体，式存储单元的集合体。内存储器通过M位地址总线，N位数据总线和一些有关的控制线同CPU交换信息。M位地址总线用来指出所需访问的存储单元的地址，N位地址总线用来在CPU与内存之间传送数据信息，而控制总线用来协调和控制CPU与内存之间的读写操作。当CPU启动一次存储器读操作时，先将地址码由CPU通过地址总线送入地址寄存器MAR，然后使控制线中的读信号线READ线有效，MAR中地址码经过地址译码后选中该地址对应的存储单元，并通过读写驱动器，将选中单元的数据送入数据寄存器MDR，然后通过数据总线读入CPU。 内存储器芯片 SRAM芯片HM6116 容量：2k字节 如图2所示 方式 I/O引脚 H * * 未选中（待用） 高阻 L L H 读出 输出 L * L 写入 输入 EPROM芯片2732A 容量：4K字节 引脚排列如图3所示 模式 信号 (18) (20) A9(22) VCC(24） 图中省略 输出D0-D7 读 L L 任意 +5V 输出 输出禁止 L H 任意 +5V 高阻 待用 H 任意 任意 +5V 高阻 编程 L VPP 任意 +5V 输入 编程禁止 H VPP 任意 +5V 高阻 Intel标示 L L H +5V 编码 16位机的奇偶分体存储器 16位微型计算机系统中，CPU除了可以对自己字节寻址外，还必须能够进行整字的读写，因此要求存储器系统设计保证一次访问用一个字。因此为了保证一次能够访问一个整字，把8086CPU的1M的存储器地址空间分为两个512K的地址空间-偶存储体和奇存储体，偶存储体与CPU的低八位数据总线D0-D7相连接，奇存储体与CPU的高八位数据总线D8-D15相连接，偶存储体用A0做片选，奇存储体用做片选，16位机的SRAM存储体有8片6116芯片组成，容量总共8*2K，连接方式及其工作原理如下图4所示 SRAM存储器管脚连接及其功能已经非常清楚，下面具体说明该存储器如何寻址和具体的三个控制管脚。 如何寻址：译码器U1的输入端分别接CPU地址线的A12,A13和A14管脚，输出端Y0-Y3 分别选通偶存储体的片选端低电平有效，当输入端ABC为000H时存储体#1 被选通001H时存储体#3被选通，以此类推。A1-A11接通存储器的A0-A10， CPU的A0做译码器的片选信号，因此每片存储器的寻址范围 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 10 9 8 7 6 5 4 3 2 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 读写控制管脚：WE为芯片的写控制管脚，低电平有效，与CPU的写控制端相连接。OE为芯片的读控制端，也是低电平有效，与CPU的读控制端相连接。 16位机的EPROM存储器 有8片2732A组成，总共容量为8*4K，工作原理及其管脚连接如下图5所示 EPROM存储器总共有12根地址线，总共寻址4K，分别与CPU的A1-A12管脚相连，和SRAM存储器一样都需要奇偶分体，A0选通#9 #11 #13 #15号存储器，BHE(低电平)选通#10 #12 #14 #16号存储器，译码器的输出端Y4选通#15 #16，Y5选通#13 #14，Y6选通#11 #12,Y7选通#9 #10，这样的选择能选通任意存储器如下所示 A0（低电平） BHE(低电平) Y4 #15 #16 Y5 #13 #14 Y6 #11 #12 Y7 #9 #10 A13 A14 A15分别作译码器的输入端，A16 A17 A18 A19连接在同一个与非门的输入端与译码器的E3（低电平）相连确保译码器正常工作，因此就确保存储器正常工作扥情况下寻址4K，下面表格只列举一个存储器寻址范围如下 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 11 10 9 8 7 6 5 4 3 2 1 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 1 1 1