[信息与通信]半导体集成电路3.pptVIP

3.1 集成电阻器 集成电路中的电阻分为无源电阻和有源电阻。 无源电阻通常是采用掺杂半导体或合金材料制作的电阻，而有源电阻则是将晶体管进行适当的连接和偏置，利用晶体管在不同的工作区所表现出来的不同的电阻特性来做电阻。 3.1.1 基区扩散电阻 掺杂半导体具有电阻特性，不同的掺杂 浓度具有不同的电阻率，可以制造电路所需 电阻器。 扩散电阻是指采用热扩散掺杂的方式构 造而成的电阻。工艺简单且兼容性好，缺点 是精度稍差。 制造扩散电阻的掺杂可以是工艺中的任何热扩散掺杂过程，可以掺N型杂质，也可以是P型杂质，还可以是结构性的扩散电阻 可以选择中间掺杂层，如典型NPN结构中的P型区，这种电阻又称沟道电阻。 注意：应该选择易于控制浓度误差的杂质层做电阻，保证扩散电阻的精度。 电阻误差：主要源于加工误差 如扩散过程中的横向扩散、制版和光刻过程中的图形宽度误差等。 电阻条图形的宽度W越宽，相对误差ΔW/W就越小，反之则越大。与宽度相比，长度的相对误差ΔL/L则可忽略。因此，对于有精度要求的电阻，要选择合适的宽度，如大于20μm，以减小电阻条图形误差引起的失配。 常用集成电阻器 基区扩散电阻 发射区扩散电阻、埋层扩散电阻 基区沟道电阻、外延层电阻 离子注入电阻 多晶硅电阻、MOS电阻 端头和拐角修正 端头修正: 电子总是从电阻最小的地方流动，从引线孔流入的电流，绝大部分是从引线孔正对着电阻条的一边流入的，从引线孔侧面和背面流入的电流极少. 在计算端头处的电阻值时需要引入的修正。 端头修正常采用经验数据，以端头修正因 子k1，表示整个端头对总电阻方块数的贡献。 图中的虚线是端头的内边界，它的尺寸通常为 几何设计规则中扩散区对孔的覆盖数值。 L?W情况， 端头修正 忽略不计 在拐角处的电流密度是不均匀的，靠近内角处的电流密度大，靠近外角处的电流密度小。 经验数据表明，拐角对电阻的贡献只有0.5方，即拐角修正因子k2=0.5。 对端头电阻和拐角电阻要进行修正采 用计算电阻公式： 3.2 集成电容器 IC中应尽量避免使用电容器，因电容器占面积大。（在双极型模拟集成电路中，集成电容器用作频率补偿以改善电路的频率特性） 在MOS模拟集成电路中，工艺上制造集成电容比较容易，并且容易与MOS器件相匹配。 普通PN结电容的容量较小，有较大的温度系数和寄生效应等缺点，应用不多。 在双极集成电路中，常使用的集成电容器有：反偏PN结电容器。 PN结电容器的制作工艺完全和NPN管工艺兼容，电容值不大。发射结的零偏单位面积电容大，但击穿电压低，约为6～9V；集电结的零偏单位面积电容小，但击穿电压高，约为20V。 在双极型和MOS模拟集成电路中的电容大多采用MOS结构或其相似结构。匹配精度比电阻好，可以用电容代替电阻网络。 * * 半导体 集成电路 集成电阻器 集成电容器 一般集成电路中使用的无源元件: 电阻、电容 常见的无源元件有 电阻、电容、 电感 w d L 氧化膜 p n P型扩散层 （电阻） 基区扩散电阻 氧化膜 p n n P型扩散层 （电阻） 基区扩散电阻 （Rs=100-200 / ) Rs为基区扩散的薄层电阻 L、W为电阻器的长度和宽度 端头修正 拐角修正因子 横向扩散修正因子 薄层电阻值Rs的修正 小阻值电阻可采用胖短图形 一般阻值电阻可采用瘦长图形 对大阻值电阻可采用折叠图形 VCC L w 图3.2 p.52 当L?W时， 可不考虑k1; 当W?xjc时，可不考虑横向修正m。 氧化膜 p n P型扩散层 （电阻） 基区扩散电阻最小条宽的设计 设计规则决定最小条宽 工艺水平和精度 流经电阻的最大电流 取三者中的最大者 氧化膜 p 5~10% 如果LW, 可以忽略不记 如果工艺控制水平可使 由线宽引起的电阻相对误差η小于10%, 氧化膜 p n n 耗尽层 （反向偏压） 夹层电阻区域 夹层电阻 （RF=2-10K / ) n+ n N型扩散层 基区沟道电阻 Si SiO2 Leff L W 多晶硅电阻 导电层 绝缘层 氧化膜 p N+ 平板型电容 双极集成电路中的MOS电容器 铝电极 N-epi tox=100nm时，CA=3.45e-4pF/um2 30pF需约0.1mm2 特点： 1. 单位面积电容值较小 2. 击穿电压BV较高（大于