- 1、本文档共14页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
基于FPGA的FSK数字调制解调器设计文档
课 程 设 计
课程名称 专业课程设计 课题名称 基于FPGA的FSK数字调制解调器设计81 学 号 201313020109 姓 名 彭坚 指导老师 贺富朋
2016年12月25日
电气信息学院
专业设计任务书
课题名称 基于FPGA的FSK数字调制器或解调器设计 姓 名 彭坚 专业 电子信息工程 班级 1381 学号 09 指导老师 贺富朋 课程设计时间 2016年12月18日-2016年12月30日(17、18周) 教研室意见 意见: 同意 审核人:刘望军 一、任务及要求
设计任务:
利用EDA技术,设计一套FSK数字通信传输系统,要求建立相应的EDA技术实现模型,主要完成2FSK调制器或解调器的编程,仿真与测试。
设计要求:
给出整体设计框图;
完成各单元电路电路设计,完成仿真,出示仿真结果;
写出设计报告;
二、进度安排
第一周:星期一 : 安排任务、讲课;
星期二至星期五 : 查资料、设计;
第二周:星期一 至星期二: 设计仿真及调试;
星期三~星期四:写总结报告;星期五:答辩。
三、参考资料
1. 刘昌华.数字逻辑EDA设计与实践. 北京:国防工业出版社
2. 苏青,张红.基于CPLD/FPGA技术的数字频率设计.北京:清华大学出版社
3.黄智伟.FPGA系统设计与实践.北京:电子工业出版社
4.张凤言.大规模逻辑器件与数字系统设计. 北京:北京航空航天大学出版社
目录
一、2FSK设计的基本原理 ………………………………………………1
1.1 2FSK的调制1
1.2 2FSK的解调
二、设计方案 ……………………………………………………………3
2.1调制程序 ……………………………………………………………3
2.2解调程序 ……………………………………………………………5
三、仿真 …………………………………………………………………6
3.1 FSK调制仿真 ………………………………………………………6
3.2 FSK解调仿真 ………………………………………………………8
四、心得体会……………………………………………………………10
一、2FSK调制和解调的基本原理
二进制频移键控(2FSK)是由两种不同频率的正弦波来分别表示数字信号0和1,即通过频率的变化来传递信息。它的典型的调制方式有:键控法,直接调频法,差分检波算法。在接收端,2FSK信号的解调方法也有多种,其中同步解调和包络检波法较为常见,此外还有鉴频法,过零检测法等等。
1.1 2FSK调制
在2FSK信号中,载波频率随着f1和f2两个不同的频率间的变化因此其表达式为
(2-1)
即从表达式可以看出,一个2FSK可以写成两个不同载频的2ASK信号的叠加,由此可以看出2FSK的时域表达式可以写为
(2-2)
式中:g(t)为单个矩形脉冲,宽度等于Ts
(2-3)
是的反码
其中,β和θ不携带任何信息,通常可令这两个变量为零,其波形图如下图
1.2 2FSK解调
1.2.1 相干解调法
相干解调法是将已调信号通过与其相同频率的本地载波相乘后再经过低通滤波器恢复原信号,2FSK信号的同步检测法是将已调信号分为两路,两路信号分别经过两路不同频率的带通滤波器,然后分别与两路不同的频率的载波信号相乘,其中f1对应“1”信号频率;f2对应“0”信号的频率,在解调器中,中心频率为f1的带通滤波器只允许中心频率为f1的信号通过,而滤除中心频率为f2的频率的信号;同时,中心频率为f2的带通滤波器只允许中心频率为f2的信号通过,而滤除中心频率为f1的频率的信号通过。【5】 图2-4显示了2FSK信号的同步解调过程图。
1.2.2 非相干解调法
非相干解调法即利用包络检波器从已调信号的波形的幅度中提取调制信号,我们说过,2FSK可以看做频率不同的两个2ASK信号的叠加而成,对于2ASK信号可以使用包络检波法,因此2FSK亦适用于这种非相干解调的方式,下图2-5显示了非相干解调的基本解调过程。
图2-5
二、2.1调制程序
libraryieee;
useieee.std_logic_arith.all;
useieee.std_logic_1164.all;
useieee.std_logic_unsigned.all;
entityPPPL_FSKis
port(clk:instd_logic;
start:instd_logic;
x:instd_logic;
y:outstd_logic);
文档评论(0)