基本逻辑运算及集成逻辑门 资料.ppt

(2) CMOS门的UOH≈UDD，UOL≈0 V，满足TTL门对UIH和UIL的逻辑要求。但是当UDD太高时，有可能使TTL损坏。 另外，虽然CMOS门的拉电流IOH近似等于灌电流IOL，但是因为TTL门的IISIIH，所以，当用CMOS门驱动TTL门时， 将无法保证CMOS门输出符合规定的低电平。(因为CMOS门输出UOL时，TTL门的IIS将灌入CMOS门输出端，使UOL升高。)因此接口电路既要把输出高电平降低到TTL门所允许的范围内，又要对TTL门有足够大的驱动电流。具体实现方法如下： * 方法一：采用专用的CMOS→TTL电平转换器，如CC4049(六反相器)或CC4050(六缓冲器)。由于它们的输入保护电路特殊，因而允许输入电压高于电源电压UDD。例如，当UDD=5V时，其输入端所允许输入的最高电压为15 V， 而其输出电平在TTL的UIH和UIL的允许范围内。应用电路如图2 - 33(a)所示。 * 图 2 – 33 CMOS→TTL的接口 * 方法二：采用CMOS漏极开路门(OD门)，如CC40107。 当UDD=5 V时，其IOL≥16mA， 应用电路如图2 - 33(b)所示。  方法三： 用分立三极管开关。应用电路如图2-33(c)所示。 方法四： 将同一封装内的门电路并联应用，以加大驱动能力。 * TTL(CMOS)→大电流负载的接口。大电流负载通常对输入电平的要求很宽松，但要求有足够大的驱动电流。最常见的大电流负载有继电器、脉冲变压器、显示器、指示灯、可关断可控硅等。普通门电路很难驱动这类负载，常用的方法有如下几种：  方法一：在普通门电路和大电流负载间，接入和普通门电路类型相同的功率门(也叫驱动门)。有些功率门的驱动电流可达几百毫安。 方法二：利用OC门或OD门(CMOS漏极开路门)做接口。 把OC门或OD门的输入端与普通门的输出端相连，把大电流负载接在上拉电阻的位置上。 * 方法三：用分立的三极管或MOS管做接口电路来实现电流扩展，为充分发挥前级门的潜力，应将拉电流负载变成灌电流负载，因为大多数逻辑门的灌电流能力比拉电流能力强，例如TTL门74××系列的IOH=0.4 mA，IOL=16 mA。 图2-34是一个用普通TTL门接入三极管来驱动大电流负载的电路。  * 图 2 – 34 用三极管实现电流扩展 * 设负载的工作电流IC=200mA，三极管的β=20，则三极管的基极电流iB=10mA。若不接R1、VD1、VD2，而把三极管的基极直接接TTL门的输出端，则iB对TTL门构成拉电流， 其值已远远超过TTL门拉电流的允许值，使其UOH大大降低，以致无法工作在开关状态，甚至会因超过允许功耗而损坏。接入R1、VD１、VD２后，当TTL门输出UOH时，VD1截止，iB由+5V→R1→VD2的支路提供，对TTL门不产生影响。当TTL门输出UOL时，由+5V→R1→VD1的支路向TTL门灌入电流，只要R1取值合适，就可以使灌电流保持在TTL门所允许的范围内。该电路的工作过程如下：当两个输入端之一为低电平时，TTL门输出UOH，VD1截止，直流电源+5 V，经R1和VD2使三极管导通，负载进入工作状态。当两个输入端全是高电平时，TTL门输出UOL，使VD2和三极管均截止，负载停止工作。 * 若门电路是CMOS门，则应把双极性三极管换成MOS管。由于CMOS门的拉电流和灌电流基本相等， 故R1、VD1、VD2应当去掉，但必须在门的输出端和MOS管的栅极间串接一个电阻，并且保留R２。 * 2.4.3 MOS集成逻辑门 MOS逻辑门是用绝缘栅场效应管制作的逻辑门。在半导体芯片上制作一个MOS管要比制作一个电阻容易，而且所占的芯片面积也小。所以，在MOS集成电路中，几乎所有的电阻都用MOS管代替，这种MOS管叫负载管。在MOS逻辑电路中，除负载管有可能是耗尽型外，其它MOS管均为增强型。MOS逻辑电路有PMOS、NMOS和CMOS三种类型。  PMOS逻辑电路是用P沟道MOS管制作的。由于工作速度低，而且采用负电源，不便和TTL电路连接， 故其应用受到限制。  * NMOS逻辑电路是用N沟道MOS管制作的。其工作速度比PMOS电路高，集成度高，而且采用正电源，便于和TTL电路连接。其制造工艺适宜制作大规模数字集成电路，如存储器和微处理器等。但不适宜制作通用型逻辑集成电路。 (这种电路要求在一个芯片上制作若干不同类型的逻辑门和触发器。)主要是