单元四锁相回路PhaseLockLoopPLL曾志成-宜兰大学.PDFVIP

單元四 鎖相迴路 (Phase Lock Loop, PLL) Wireless Communication Network Lab. 曾志成 國立宜蘭大學 電機工程學系 tsengcc@.tw .tw  註：本教材主要是修改自「通訊系統實驗」作者 趙亮琳與范俊杰教授所提供之教學 資源 EE of NIU Chih-Cheng Tseng 1 教學目標 Wireless Communication Network Lab.  了解鎖相迴路 (Phase Lock Loop ，PLL)的原理 與特性。 EE of NIU Chih-Cheng Tseng 2 教學大綱 Wireless Communication Network Lab. 瞭解自由 振盪頻率(free-running frequency) 、 捕獲範圍 (capture range)及鎖住範圍(lock-in range) 之定義。  了解鎖相迴路電路的原理。 熟析鎖相迴路的分析。 EE of NIU Chih-Cheng Tseng 3 原理說明 (1/21) Wireless Communication Network Lab.  鎖相迴路在通訊工程領域中扮演極重要的角色 ，其應用相當廣泛，諸如調變、解調、倍頻、 頻率合成、載波同步、位元同步等等均會用到 鎖相迴路的觀念及技術 。  鎖相迴路之系統如圖 4-所示1 ，它是由相位偵 測器 ，低通濾波器 (LPF)及壓控振盪器 (VCO) 三者所構成之迴路。經由相位偵測器及LPF可 將輸入信號V和VCO輸出信號 V 之相位差轉成 i o 電壓，再以該電壓控制VCO之輸出頻率 。 EE of NIU Chih-Cheng Tseng 4 原理說明 (2/21) Wireless Communication Network Lab.  當輸入信號之頻率f 與VCO之輸出頻率 f 尚未相等時，兩者 i o 之相位差將不停地改變，使得VCO之輸入電壓 V 亦隨之持 e 續地改變，這將迫使VCO之輸出頻率 f 不斷地改變，直到 o f = f時，由於兩者之頻率相等，所以其相位差維持固定， o i V也隨著固定，所以 VCO之輸出頻率 f就能維持等於輸入頻 e o 率f i ，這種情形稱為 PLL鎖住了輸入頻率 。 相位 Vx