[工学]EDA技术实用教程Verilog四版第8章.pdfVIP

第 8 章 有限状态机设计技术 有限状态机及其设计技术是实用数字系统设计中的重要组成部分，也是实现高效 率、高可靠和高速控制逻辑系统的重要途径。广义而论，只要是涉及触发器的电路，无 论电路大小，都能归结为状态机。因此，对于数字系统设计工程师，面对的只要是时序 电路设计，状态机的概念则是必须贯穿于整个设计始终的最基本的设计思想和设计方法 论；只有从电路状态的角度去考虑，才能从根本上把握可靠，高效的时序逻辑的设计关 键。在现代数字系统设计中，状态机的设计对系统的高速性能、高可靠性、稳定性都具 有决定性的作用。读者对于此章的学习必须给于高度的关注。有限状态机应用广泛，特 别是对那些操作和控制流程非常明确的系统设计，在数字通信领域、自动化控制领域、 CPU 设计领域以及家电设计领域都拥有重要的和不可或缺的地位。 尽管到目前为止，有限状态机的设计理论并没有增加多少新的内容，然而面对先进 的 EDA 工具、日益发展的大规模集成电路技术和强大的硬件描述语言，有限状态机在 其具体的设计和优化技术以及实现方法上却有了许多新的内容和新的实现方法。 本章重点介绍用 Verilog 设计不同类型有限状态机的方法，同时考虑EDA 工具和设 计实现中许多必须重点关注的问题，如优化、毛刺的处理及编码方式等方面