数字逻辑课后答案三.docxVIP

时序逻辑 1.写出触发器的次态方程，并根据已给波形画出输出 Q 的波形。 解： 2. 说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形 解： 3. 已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0） 4. 写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。 解：（1），若使触发器置“1”，则A、B取值相异。 （2），若使触发器置“1”，则A、B、C、D取值为奇数个1。 1） 3） 5.写出各触发器的次态方程，并按所给的CP信号，画出各触发器的输出波形（设初态为0） 解： 6. 设计实现8位数据的串行→并行转换器。 74LS373  74LS299 M 0 3 CR X SR G1 G2 S0 S1 SL C R A/QA B/QB D/QD C/QC E/QE F/QF G/QG H/QH QA QH D7 D6 D5 D4 D3 D2 D1 D0 QA QB QD QC QE QF QG QH EN1 C2 2 D Q CP C G OE 7. 分析下图所示同步计数电路 解：先写出激励方程，然后求得状态方程 得真值表： 状态图如下： 该计数器是五进制计数器，可以自启动。 8. 作出状态转移表和状态图，确定其输出序列。 解：求得状态方程如下 得状态图： 故输出序列为：00011 9. 用D触发器构成按循环码(000→001→011→111→101→100→000)规律工作的六进制同步计数器 解：先列出真值表，然后求得激励方程 PS NS 输出 N 0 0 0 0 0 1 0 0 0 1 0 1 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 0 0 0 1 0 0 0 0 0 1 化简得： 得D触发器的激励方程： Q2 Q0 1 02 20 Q1 D D CP Z 逻辑电路图如下： 10. 用D触发器设计3位二进制加法计数器，并画出波形图。 解: 真值表如下 Q2n Q1n Q0nQ2n+1 Q2n+1 Q0n+10 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0建立激励方程： 11. 用下图所示的电路结构构成五路脉冲分配器，试分别用简与非门电路及74LS138集成译码器构成这个译码器，并画出连线图。 解：先写出激励方程，然后求得状态方程 得真值表 得状态图 若用与非门实现，译码器输出端的逻辑函数为： 若用译码器74LS138实现,译码器输出端的逻辑函数为： 12 若将下图接成12进制加法器，预置值应为多少？画出状态图及输出波形图。 解：预置值应C=0，B＝1，A＝1。 13. 分析下图所示同步时序逻辑电路，作出状态转移表和状态图，说明它是Mealy型电路还是Moore型电路以及电路