- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
版图学习-Read
版图学习
一. MOS 管工艺
(1) 普通MOS 管
这种结构很容易和多晶硅电阻混淆,判别方法是:
1.多晶硅是否放置在有源区上面;
2 .看多晶硅有几个端口引出。
高宽长比 MOS 器件:
(2 ) 叉指MOS 管
叉指 MOS 管判断的关键是看多晶硅层,观察它有几个输入。
(3 ) 耐高压MOS 管
该晶体管为 Extended-Drain, High-Voltage transistor ,为非自对准工艺,版图
示意如上。这种晶体管使用 n 阱作为轻掺杂的漏极。
这种结构为源漏不对称的 MOS 管,具体实现高压原理不是很清楚。
(4 ) 功率开关MOS 管
版图上的一半面积都用来做电路中的一个关键器件——功率开关 MOS ,版
图示意如上。源漏区域为矩阵结构,且漏极也做在n 阱中,为非自对准工艺,因
此判断这个晶体管是 waffle transistor 和 Extended Drain HV transistor 的结合,可
承受高压大电流。
另外,在版图中,NMOS 和 PMOS 可通过如下规则判断:
1、对于数字电路,CMOS 中的P 管 W/L 大,N 管 W/L 小
2 、源极接Vdd 的一般为PMOS ,接Vss 的一般为NMOS
3、模拟电路不完全服从以上规律。可结合电路结构来分析。如差分放大器尾电
流接 Vss ,则差分对及尾电流 MOS 器件为 NMOS ,负载管则可以基本判定为
PMOS
二. BJT 工艺
基本规则:从版图上来看,晶体管的集电极和发射极具有相同的颜色。
BJT 工艺一般分为 VNPN 和 LPNP 两种工艺,其中 VNPN 又分两种:Standard
VNPN 和 double-base VNPN
(1) VNPN
(2 ) double-base VNPN
(3 ) LPNP
其他形式的版图:
(4 ) LNPN
这种结构与一般 VNPN 结构的区别在于,后者一般是用 P-SUB 制作,而它
采用的是 N-SUB ,P-WELL 的工艺。
在版图中,NPN 管和 PNP 管可通过如下规则判断:纵向管:除极特殊的情
况外,NPN 管的 C 极接向电源正极,PNP 的C 极接向电源负极。NPN 管小尺寸
管,PNP 往往为大尺寸横向或纵向管。
三. BICMOS 工艺
1.CMOS 工艺的 NPN 管
与标准 CMOS 相比,增加一个低浓度 P 区,在 N 阱中形成 NPN 的基区,
P+有源作基极引出,N+有源作 NPN 发射极,集电极扩展隔离,通过 N+ plug 深
扩展,既构成集电极引出塞子,又形成隔离槽。这是双阱双埋层结构。
2 .GC-LCPNP
将传统的 PNP 的 E,也就是发射极用 poly gate 包围起来,形成类似 PMOS
的结构,symbol如图右所示。
加这个 gate 的要求是VgVeVb ,通常Vg 不应小于 Ve ,如果比Ve 还小,
就无法工作了,所以强调 Vg=Ve) 。
• 假设Vg太小,即加在PMOS的gate的加压,会导致PMOS导通,进而使V
e接近于Vc(饱和 )
• 参照PNP的工作原理 (类似共集电极),可参照下面剖面图进行分析。(V
eVbVc,EB正偏,BC反偏)(forward)
• 分析后可以得出, 类似PMOS结构必须截止!!
o E( ) B( )
但不等于将 发射极 切断,反而是电子积聚在 基极 ,从而加
大从 E 到 B 的电场作用,并使基极浓度加大,电子经过基极时间
减少,迅速到达发射极。
o 如此分析得出结论,此种结构增强了PNP的工作性能,并能在受影
响的环境中工作正常,这也是现在大家愿意采用这种结构的原由所
在。
四. 二极管工艺
通常二极管是
文档评论(0)