CMOS门延迟功率和规模门延迟功率最大功率.PDF

6.012­微电子器件与电路，2003 年秋 CMOS门延迟，功率，和规模 门延迟 在学期的一开始（16讲），我们通过： * * * V |V |V ，C  C  C ，和K  K Tn Tp T Oxn Oxp Ox n p 计算了一个对称CMOS反相器的门延迟，其中 n沟道和p沟道器件都是最小门 长度的器件，也就是，L  L  L 。因为我们假设了  2 ，为了得到理想 n p min e h 的相同的K 值，p沟道器件被做成n沟道器件的两倍宽。 我们发现门延迟由（下面试子）给出： 4C V GD L DD K (V V )2 n DD T 替换C 和K ，带入器件参数的条件，经过简单代数变换，我们得到： L n GD 12nL2 VDD  min (V V )2 e DD T 功率 因为在CMOS中有零点静态功率，所以唯一有作用的是动态功率 2 P  C V f ave L DD * P  C 2 其中，f 是运行频率，P  avemax  e Ox V (V V ) C 是负载电容。这 densitymax 2 DD DD T L W L 4L n min min 一负载将是扇出数的平均值，相似 CMOS门电路输入电容的n 倍，加上任何相 连电容器间的寄生电容： * C  nC (L W  L W )C L Ox min n min p parasitic *  3nC L W C Ox min n parasitic 忽略C ，我们写成 parasitic * 2 P  3nC L WV f ave Ox min n DD 最大功率 最大功率消散发生在门电路运行在