微电子技术应用基础 第六章 集成电路CAD技术.ppt

第六章 集成电路CAD技术 第一节 概述  第二节 VHDL的建模 第三节 逻辑综合  第四节 逻辑模拟  第五节 电路模拟  第六节 版图设计与验证  第七节 静态时序分析和形式验证  第八节 集成电路计算机辅助测试技术 第九节 器件模拟和工艺模拟  * * 1集成电路CAD技术的发展 EDA的发展 图 2主要CAD工具简介 工具主要包括系统设计工具、逻辑仿真工具、逻辑综合与优化工具、版图预布局工具、物理设计工具等。 3常用CAD工具分类 一般讲，在整个集成电路设计流程中CAD工具可以分成以下几类：设计获取工具、设计综合工具、设计模拟工具、设计验证工具。 (1) 设计获取工具 设计获取工具主要包括三类。① 系统设计指标的获取。② 原理图的获取。 ③ 版图的获取 第一节 概述 (2) 设计综合工具 ① 行为级综合。 ② 逻辑综合。 ③ 版图综合。 ④ 测试综合。 ⑤ 模块生成器。  (3) 设计模拟工具 ① 电路模拟。 ② 开关级模拟。 ③ 门级模拟。 ④ 功能模拟。 ⑤ 时序模拟。 。⑥ 行为级模拟。 (4) 设计验证工具 ① 电学验证。 ② 时序验证。 ③ 形式验证。 ④ 设计规则检查。 ⑤ 版图与电路图一致性检查。 ⑥ 系统的软硬件协同验证。 第二节 VHDL的建模 1 概述 硬件描述语言(HDL)，顾名思义，是电子系统硬件行为描述、结构描述、数据流描述的语言，目前利用硬件描述语言可以进行数字电子系统的设计。 VHDL的主要优点 2传统设计与VHDL设计的对照 以原理图输入设计为主的方式称之为传统设计，而以VHDL的设计编程语言为主进行设计描述的方式称之为高层次设计。 RS触发器符号 图 RS触发器电路图 图 实体(ENTITY)与符号对应 (2) ARCHITECTURE与逻辑电路图对应 在VHDL中也有与 中RS触发器电路图相对应的部分，它叫构造体 . 第三节 逻辑综合 如前所述，所谓逻辑综合就是将较高抽象层次的描述自动地转换成较低抽象层次描述的一种方法。 逻辑综合过程示意图 图 1RTL级描述 2约束条件和属性 带约束的设计 图 设计的属性约束 图 3工艺库 4逻辑综合的基本步骤 第四节 逻辑模拟 逻辑模拟的主要目的有两个：其一是检查逻辑设计的正确性，其二是进行故障模拟，产生故障测试码，提供给计算机辅助测试时用。 (1) 逻辑元器件分级 (2) 延迟时间处理 最大延迟和最小延迟I/O波形 图 (3) 逻辑电平和逻辑强度 逻辑电平是电路中信号电平的统称 逻辑强度是表示信号驱动能力的强弱程度 第五节 电路模拟 电路模拟是根据用户输入到计算机的电路拓扑结构和元器件模型，建立等效电路和电路方程，通过方程求解，获得用户需要的结果。 1 电路模拟的主要功能 2 电路模拟的基本过程 (1) 输入处理(2) 元器件模型处理(3) 列方程(4) 数值求解(5) 输出处理 3器件模型 第六节 版图设计与验证 1 版图设计工具 2 版图分析与验证 (1) DRC和ERC (2) 版图参数提取——LPE (3) 网表一致性检查——LVS (4) 后模拟 3 版图输出格式 (1) CIF语言和CIF格式 (2) GDS II格式 (3) PG格式 第七节 静态时序分析和形式验证 1 静态时序分析 静态时序分析的目的是发现使芯片时序失效和对芯片性能起决定作用的电路关键路径。 静态时序分析包括三个基本的过程：把设计分解为不同的时序路径集合、计算每条路径的延时信息、检查所有路径的延时及分析时序约束是否满足。 静态时序分析的基本方法 2形式验证 (1) 形式验证的基本方法 ①组合逻辑电路的逻辑验证。②时序逻辑电路的验证。 (2) 形式验证工具分类 形式验证工具可分为三大类：等效性检验、模型检验和理论验证。 第八节 集成电路计算机辅助测试技术 1 与测试相关的基本概念 (1) 测试的主要内容 测试的三个重要方面是测试生成、测试验证和测试设计。 (2) 故障模型 (3) 可测试性分析 (4) 故障模拟与测试向量生成 测试向量产生主要有两种方法：一种是提出一组输入向量，然后由故障模拟程序检查芯片内的故障；另一种方法是由测试算法来产生检查芯片内特定故障的一组测试向量。 2 可测性结构设计 DFT技术通常可以分成Ad Hoc设计、扫描测试设计、自测试结构三部分。 3 标准化测试体系结构设计方法——JTA