基于VHDL语言的数字时钟设计_精品.docVIP

基于VHDL语言数字设计?摘? 要：文中运用VHDL语言，进行编辑、综合、波形仿真，并下载到中，经实际电路测试，该系统系统性能可靠。关键词：EDA；VHDL；数字；波形仿真； 1引言 VHDL（Very High Speed Integrated Circuit Hardware Description Language,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（The Institute of Electrical and Electronics Engineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（Top to Down）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路（ASIC）的设计。? 数字是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生的延时。随着复杂可编程逻辑器件（）的广泛应用，以EDA工具作为开发手段，