第三章-微处理器　.pptVIP

第3章 微处理器 主要内容 微处理器的一般结构； 8086微处理器的组成、引脚功能； 8086的内部寄存器和标志位； 8086的存储器组织； 实模式和保护模式的存储器寻址； 80X86系列微处理器的结构特点。 §3.1 微处理器的一般结构 运算器 加法器：加减乘除算术运算 (主要ALU) 逻辑运算部件：与、或、非等逻辑运算 指令控制 控制器 时序控制 操作控制 异常处理 寄存器组 存放临时数据、运算的中 间结果、运算结果特征、操作数 单总线结构 运算器 双总线结构 三总线结构 程序计数器PC 指令寄存器IR 控制器 指令译码器ID 时序部件 微操作控制部件 §3.2 8086微处理器 主要内容： 8086硬件特性和特点 外部引线及功能； 8086的内部结构和两种工作方式； 8086的工作时序。 8086的硬件特性 16位微处理器： 16位数据总线（内部、外部数据总线都16位）和16位寄存器: 可寻址64K内存空间 20位地址总线: 可寻址1M内存空间 CMOS型，40引脚DIP封装 功耗：＋5V，360mA 注：8088: 外部数据总线是8位 8086 CPU的特点 采用并行流水线工作方式： 通过设置指令预取队列（IPQ）实现 对内存空间实行分段管理： 将内存分段并设置地址段寄存器，每个段最大 64K, 以实现对1MB空间的寻址。 支持多处理器系统：8087 FPU 一、指令流水线 指令流水线 指令流水线有两种运作方式： 串行方式： 取指令和执行指令在不同的时刻按顺序执行。 并行方式： 取指令和执行指令可同时执行，需要有能并行工作的硬件的支持。 串行工作方式 8086以前的CPU采用串行工作方式 并行工作方式 8086CPU采用并行工作方式 并行操作的前提 取指令部件和指令执行部件要能够并行工作； 各部件执行时间基本相同，否则需再细分； 取指令部件取出的指令要能暂存在CPU内部某个地方； 指令执行部件在需要时总能立即获得暂存的指令； 需要解决转移指令问题。 *超级流水线和超标量结构 超级流水线 指令的执行步骤分得更细，流水线长度更长 例如，PIII为14个阶段，P4为20个阶段 有利于提高主频 转移分支时的效率？ 解决：分支预测、推测执行 超标量结构 对流水线中的关键“岗位”设置多个相同的执行单元——多个工人完成一道工序 P4：倍频ALU×2， FPU×2（其中一个为并行FPU） Athlon XP：ALU×6，并行FPU×3组 二、8086CPU的内部结构 8086内部由两部分组成： 执行单元（EU）：负责执行指令。包括： ALU、通用寄存器组、标志寄存器、EU控制电路等 总线接口单元（BIU）：负责CPU与存储器和I/O接口 之间的信息传送。包括： 段寄存器、指令指针寄存器、指令流队列、总线控制 逻辑等 执行单元 功能：执行指令 从IPQ（指令流队列）中取指令代码 译码 完成指定的操作 结果保存到目的操作数 运算特征保存在标志寄存器FLAGS（仅对影响标志的指令） 总线接口单元 功能： 从内存中取指令到指令预取队列IPQ； 负责与内存或I/O接口之间的数据传送； 在执行转移指令时，BIU将清除IPQ，然后从转移的目的地址处开始取指令并重新填充IPQ。 8086结构特点小结 有EU和BIU两个独立的、同时运行的部件 二者通过IPQ构成一个两工位流水线 指令被EU和BIU按流水线方式处理： 提高了CPU的运行速度； 提高了CPU的执行效率； 降低了对存储器存取速度的要求。 8086 CPU的两种工作模式 8086可工作于两种模式下，即： 最小模式和最大模式。 最小模式不支持8087。存储器和I/O控制信号全部由CPU产生。 最大模式支持8087。 CPU的部分信号线被用作8087的控制，因此需要由8288总线控制器来产生这些控制信号。 最小模式下的连接示意图 最大模式下的连接示意图 8288总线控制器 最大模式下， 8288总线