§32数字电路课件第六章时序逻辑电路(3124KB).ppt

* n位输入数据在n个时钟脉冲作用下，串行地移入n位寄存器中。存入寄存器中的所有信息再伴随着n个时钟脉冲的作用，从最右边(或最左边)的触发器开始，串行地全部移出。 * n位输入数据在n个时钟脉冲作用下，串行地移入n位寄存器中。存入寄存器中的所有信息再伴随着n个时钟脉冲的作用，从最右边(或最左边)的触发器开始，串行地全部移出。 * n位输入数据在n个时钟脉冲作用下，串行地移入n位寄存器中。存入寄存器中的所有信息再伴随着n个时钟脉冲的作用，从最右边(或最左边)的触发器开始，串行地全部移出。 * 在M1端加预置脉冲，将寄存器初始状态预置成Q0Q1Q2Q3=1000。预置脉冲结束后，寄存器处于右移工作方式。伴随着时钟脉冲CP的正跳沿，寄存器的内容顺次右移一位，最右边的一位信息Q3通过DSR端移入Q0。4个CP一个循环，经历四个状态，它们分别是1000，0100，0010和0001。 * 异步清零 只要RD =0，寄存器为清零状态，输出Q0Q1Q2Q3 =0000，除此之外， RD 应为1。 四种功能 1）保持：M1M0=00，寄存器为保持状态，输出Q0Q1Q2Q3 不变。 2）右移：M1M0=01，寄存器为右移状态，输出Q0Q1Q2Q3右移一位，串行输入端（右移DSR）信号→Q0。 3）左移：M1M0=10，寄存器为左移状态，输出Q0Q1Q2Q3左移一位，串行输入端（左移DSL）信号→Q3。 4）并入：M1M0=11，寄存器为并入输入状态，并行输入信号D0D1D2D3 → Q0Q1Q2Q3。 * 应用 将移位寄存器的首尾相连，可构成循环移位寄存器。它也可以作为计数器用，称为环形计数器。 用74194构成的4位环形计数器 * 小结 1．时序电路特点是存储电路能将电路的状态记忆下来，并和当前的输入信号一起决定电路的输出信号。时序电路可分为同步时序电路和异步时序电路两种工作方式。 2．时序电路分析步骤：由给定的时序电路→写出逻辑方程组→列出状态表、画出状态图或时序图→指出电路逻辑功能。 3．时序电路设计步骤：根据状态图→确定触发器个数→状态编码→状态表→选择触发器确定驱动方程和输出方程→画出逻辑电路图。 4 ．计数器不仅能用于累计输入时钟脉冲的个数，还能用于分频、定时、产生节拍脉冲等。用已有的M进制集成计数器产品可以构成N进制的计数器。 5 ．寄存器的功能是存储二进制代码。移位寄存器不但可以存储代码，还可用来实现数据的串行-并行转换、数据处理和数值的运算。 * 作业 6-10 6-11 6-18 6-31 6-38 6-19 6-24 6-28 * * 在状态图中，圆圈及圆内的字母或数字表示电路的各个状态，连线及箭头表示状态转换的方向(由现态到次态)，当箭头的起点和终点都在同一个圆圈上时，则表示状态不变。标在连线一侧的数字表示状态转换前输入信号的取值和输出值。通常将输入信号的取值写在斜线以上，输出值写在斜线以下。它清楚地表明，在该输入取值作用下，将产生相应的输出值，同时，电路将发生如箭头所指的状态转换。 * * * 列状态表是分析时序逻辑电路的关键性的一步。 (4)当X=0进行加法计数，每经过4个时钟脉冲作用后，电路的状态循环一次，输出端Z输出一个进位脉冲。当X=l时，电路进行减1计数，Z是借位信号。 * 由于电路没有输入、输出变量，只写驱动方程。 * * 由于电路没有输入、输出变量，只需写出时钟脉冲信号的逻辑方程和驱动方程。 * 列状态表的方法与同步时序电路基本相似，只是还应注意各触发器CP端的状况(是否有负跳沿作用)，因此，可在状态表中增加各触发器CP端的状况，无负跳沿作用时的CP用O表示，有负跳沿作用时的CP用1表示。 * (l)CP=O时，门4、门3被封锁，，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至门5和Q4至门6的反馈信号将这两个门打开，因此可接收输入信号D。 (2)当CP由O变1时触发器翻转。这时门4、门3巳打开，它们的输出Q3和Q4的状态由门5、门6的输出状态决定。由基本RS触发器的逻辑功能可知，Q=D。 (3)触发器翻转后，在CP=l时，输入信号被封锁。 * M是电路包含的状态个数 * * * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 若要求电路进入无效状态时，F=0，则输出方程该为F= * 为保证计数器的状态能正确反映计数脉冲的个数，下一个计数脉冲(正跳沿)必须在ntpd后到来， * * 即计数器从0000状态开始计数，当计到