§32数字电路课件第四章组合逻辑电路(2706KB).ppt

* 例： 试用数值比较器实现真值表所示逻辑函数。 解:当A3A2A1A0>0110时，F3=l； 当A3A2A1A0 <0110时，F2=1； 而A3A2A1A0 =0110时，F1=1。 可用一片74LS85比较器实现上述逻辑功能。 A3 A2 A1 A0 F1 F2 F3 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 0 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 0 0 1 1 1 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 0 1 1 0 1 0 0 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 1 F1 F2 F3 1 0 0 A3 0 A2 1 A1 1 A0 0 * 小结 1．组合逻辑电路的特点：输出状态只决定于同一时刻的输入状态，简单的组合逻辑电路可由逻辑门电路组成。 2．分析组合逻辑电路的步骤: （1）写出已知电路各输出端的逻辑表达式； （2）化简和变换逻辑表达式； （3）列出真值表，确定功能。 3．设计逻辑门组合逻辑电路的一般步骤: （1）根据命题列出真值表； （2）写出输出端的逻辑表达式并化简和变换； （3）画出逻辑图。 * 小结 应用组合逻辑器件进行组合电路设计时，应用的原理和步骤与用逻辑门设计组合电路基本一致，但应注意： （1）对逻辑表达式的变换与化简的目的是使其尽可能与组合逻辑器件的输出形式一致，而不是尽量简化； （2）应考虑充分合理应用组合器件的功能，尽量选用较少种类的器件和较简单的器件满足设计要求。 （3）当只需组合器件的部分功能时，需要对有关输入、输出信号作适当的处理；当出现一个组合器件不能满足设计要求时，需要对组合器件进行扩展。 在输入信号变化时，学会判断和消除竞争冒险。 * 习题4-9 试用2输入与非门设计一个4位的奇偶校验器，即当4位数中有奇数个1输出为0，否则输出为1。 解:真值表 A B C D F 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1 * 习题4-9 设L1= ，L2 = ，则F= * 作业 4-1 4-3 4-5 4-9 只写表达式不画图 4-16 (最少的） 4-29* 4-30* 4-19 单数。（3）改为F=(A+C) (A +B) 4-21 双数 * * * * * * * * * * * * * * 上图是一个8线输入I0~I7，3线输出A~C的二进制编码器。 S为输出标志。按下某键，如S1，则I1=0，其余输入为1，说明I1是有效输入信号。 * 上图是一个8线输入I0~I7，3线输出A~C的二进制编码器。 S为输出标志。按下某键，如S1，则I1=0，其余输入为1，说明I1是有效输入信号。 * 将138译码器输出端Y1、 Y2、Y3、Y5、Y6、Y7接入一个与非门，输入端A、B、C分别接入输入信号A、B、Z，即可实现题目所指定的组合逻辑函数 * * * * * * * * * 内部逻辑电路 & & & & & & & & & & & & & & ≥1 1 1 1 1 1 1 1 1 1 1 1 1 EO GS 0 A 1 A 2 A 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 I EI ≥1 ≥1 * 图中信号端有圆圈表示该信号是低电平有效，无圆圈表示该信号是高电平有效。 利用EO信号，与另一片同样器件的EI连接，可以组成多输入端的优先编码器 74148编码器的图形符号及引脚图 * 对低位(Ⅰ)编码，高位(Ⅱ)编码无效 ，输出DCBA在1111～1000之间变化，反码为0000～0111。 。 低位(Ⅰ) 禁止，高位(Ⅱ)编码，输出DCBA在0111～0000之间变化，反码为1000～1111。 应用举例 两片74148组成16位输入、4位二进制码输出的优先编码器，芯片Ⅰ为低位，芯片Ⅱ为高位。 逻辑电路 1 1 1 (Ⅰ)(Ⅱ)均禁止编码 ，GS=GSl·GS2=l ，输出无效 。 0 1111111 0 1 1 1 1 1 0 0 0111111