第六章 IP核综合指南.ppt

第六章 IP核综合指南 综合问题概述 对于参数化软核的综合存在一些需要注意的问题： 进行与IP核相关的综合脚本设计时，必须考虑到让集成者综合IP核后，在最终芯片中可以满足对时序的要求 IP核必须满足集成者使用的门阵列和标准单元库的时序要求 IP核必须满足集成者特别配置后的时序要求 IP核的综合和时序设计要在整个设计的早期开始。 IP核功能规范必须清楚地描述设计的时序、面积和功耗需求 对于那些比较大、时序问题关键的模块，需要详细的技术规范。甚至该模块中包含的子模块也要有详细的时序需求和接口描述。还需要对输入/输出端口信号的延时和负载能力进行详细描述。 在RTL编码的开始阶段，就要考虑如何同时满足设计对功能和时序的要求。如果RTL编码先考虑设计的功能，然后再对时序问题进行修正，那么可能会使设计延期完成，而且最终性能也达不到好的效果。 设计中的每一个可综合单元或模块都有各自的时序规划，一旦每 个模块都满足了时序规划，那么相应的整个IP核的时序也就满足了 设计要求。综合问题被局部化了。 IP核综合策略 两种综合策略：自顶向下和自底向上。都需要再设计 过程的早期就制定出该设计的详细综合约束条件。精确、 合适的约束条件是综合和物理设计成功的关键。 自顶向下的综合策略首先需要有顶层约束，然后由综 合工具根据顶层约束对顶层下的各个模块进行时序划分。 综合工具需要对整个核模块进行一次综合。对于100K门 以下的设计，自定向下的综合策略常常可以给出比较好 的结果。 自底向上的综合策略是对组合核的每个子模块设置约 束条件。综合的过程是从底层开始，然后再综合更高层 的模块。依次综合直到顶层。 自定向下的综合策略的优点是简单。如果设计划分的合理，模块设计得规范，那么综合工具就可能帮助你进行时序划分，并产生出最优化得结果。 自底向上得综合策略，在综合时更快。对那些不明显得时序行为，人工进行时序划分会产生更好得效果。 IP核时序约束 规则：对于IP核基本时序约束和规划的制定，必须在模块划分和 RTL代码编写之间完成。这些时序规范需要在设计的过程中定期进 行检查，以确保时序规划一直是合理的，设计与规划也是一致的。 IP核时序规划中必须明确： 时钟定义 对所有模块输入信号建立时间要求 对所有IP核同步输出端口的时钟沿到输出之间延时的要求 通过IP核内所有组合路径产生的输入到输出之间的延时。 对输出端口的负载能力要求及对输入端口的驱动能力要求 包括温度和电压在内的操作条件 不主张IP核内采用纯组合路径的设计方法。因为这样会使综合问 题不能局部化，由此引发的问题也难以解决。IP核内的纯组合路径 应该给予详细描述。 子模块时序约束 规则：必须为IP核中的每一个子模块制定基本的时间约 束和时序规划。子模块时序规划应该在模块划分以后， RTL编码之前完成。在整个设计过程中，还应该不断检 查时序规划，确保始终合理、一致。 子模块时序规划必须明确： 时钟定义 线负载模型 对所有子模块输入信号建立时间要求 对所有子模块同步输出端口的时钟沿到输出之间延时的要求 子模块中所有组合路径输入和输出之间的时间延时 输出的负载预算和输入的驱动单元 包括温度和电压在内的操作条件 设计过程中的综合 开发完成一个IP核中的子模块后，就会对它进行综合。 最初的综合是针对某一个工艺进行的，后来，当设计进 展到产品阶段，整个核需要面向多个不同的工艺库进行 综合，以确保该设计的可移植性。 在RTL编码通过基本仿真后，尽早开始进行综合。此 时进行的综合可以尽早认识和发现时序上存在的问题。 因为，对时序问题的修改通常是通过修改或重构RTL代 码实现的。在代码调试完成之前解决这些问题，尽早进 行综合，还有利于给时序宽裕的模块增加新功能。 在被集成到IP核内之前，子模块应该满足时序规划要 求，应该满足功能验证的要求。 子模块综合过程 指南：子模块综合过程包括三个阶段： 使用基于时序规划的约束，对子模块进行一次编译 对整个子模块执行特征编译，进一步细化时间约束 如果有必要，进行下一次迭代。 IP核综合过程 指南：自顶向下的IP核综合过程由两个阶段组成 使用顶层IP核约束，对整个IP核执行一次特征编译或时序规划 为了达到时序目标，还可以执行其他编译 指南：自底向上的IP核综合过程由三个阶段组成： 使用基于时序规划的约束，对对每个子模块执行一次编译 对整个IP核执行一次特征编译或时序规划，以提高时序和面积综合上的效果。 为了达到时序目标，还可以执行其他编译。 线负载模型 线负载模型用于估计单元之间的金属连线负载引起的传输延迟。 对于深亚微米设计来说，连线延迟是信号传输延迟的主要因数。所 以，建立精确线负载