32位顺序脉冲.docVIP

（1）设计课题 设计一个顺序脉冲发生器。 （2）技术指标 1、输出脉冲32位。 2、具有清零功能。 （3）设计过程 1、系统总体方案的确定 由技术指标要求可知，该数字系统的主要功能是输出32位顺序脉冲，所以可以将系统的总任务分解为下面几个子系统完成的子任务。 时钟脉冲信号产生电路。由555定时器组成的多谐振荡电路产生一个固定频率的脉冲信号，提供给计时器。 计数器。由于需要32位顺序脉冲，所以需构成一个32进制的计数器，其计数规律为00→01→02→···→30→31→00。 选择器。由选择器产生32位可控制的序列脉冲。选择器的32个输入端作为脉冲的控制端。 移位寄存器。由移位寄存器作为32位顺序脉冲的输出。 清零电路。提供清零信号，使系统的输出为零。 综上所述，可得顺序脉冲发生器的总体方框图，清零电路 数据选择电路 计数电路 脉冲输出电路 振荡电路 2、子系统的设计 a、时钟脉冲产生电路，由555定时器组成的振荡电路，产生固定频率的时钟脉冲信号，如图 555定时器引脚介绍：RST为复位端，DIS为放电端，THR和TRI为触发输入端，CON为控制电压端，OUT为输出端。 555定时器的功能表 输入输出RSTTHRTRIOUT三极管VT0XX0导通12/3UDD1/3UDD1截止12/3UDD1/3UDD不变不变12/3UDD1/3UDDXX12/3UDD1/3UDD0导通接通电源的瞬间ucc=01/3UDD时，输出OUT=“1”，开关管VT截止。随后电源UDD经R1、R2对电容C2充电，充电回路：UDD→R1→R2→C2→地。充电时间常数t=(R1+R2)C2。 当uc↑2/3UDD时，输出OUT=“0”，开关管VT导通，电容C2经开关管TV放电，放电回路：uc→R2→DIS→开关管VT→地。放电时间常数t= R2C2。 当uc↓1/3UDD时，输出OUT=“1”，开关管VT截止，电源UDD又一次对电容C2充电。充电回路：UDD→R1→R2→C2→地。电容C2如此反复地充放电，电路便形成振荡。 多谐振荡器电路的周期： T≈0.7(R1+2R2)C2 b、计数器电路，由两个16进制计数器构成的32进制计数器，采??的是两片74LS161，电路如图 74LS161管脚介绍：~LOAD为同步置数控制端，~CLR为异步置0控制端，ENT和ENP为计数控制端，A、B、C、D为并行数据输入端，QA、QB、QC、QD为输出端，RCO为进位输出端。 74LS161的功能表 ~CLR~LOAD从CP输入16个脉冲信号，从RCO输出一个脉冲信号作为下一个74LS161的CP输入，当从CP输入32个脉冲信号时，QB’输出高电平经过由74LS00组成的非门后，再经由74LS00组成的与门分别对两个74LS161清零，由此构成一个32进制的计数器，其中QA、QB、QC、QD、QA’分别作为输出端。 C、数据选择电路：由两个16选1的数据选择器74150构成32选1的数据选择电路，实现32位的序列脉冲输出。电路如图 74150管脚介绍：G为使能端，输入低电平有效；A、B、C、D为地址信号输入端；X0~X15为数据输入端；W为输出端，低电平有效。 74150功能表 计数器电路的QA、QB、QC、QD为输出端分别对应A、B、C、D输入，QA’输出端为一个使能端G输入，经过一个有74LS00构成的非门后作为另一个使能端G’输入，所以两个74150是在只有一个工作，当QA’输出为“0”时，第一个74150工作，当QA’输出为“1”时，第二个74150工作。J1~J4作为对顺序脉冲的控制端分别从X0~X15和X0’~X15’输入。两个16选1的输出端经过一系列与非门后输出32位的序列脉冲。清零信号通过与非门对32位序列脉冲输出进行锁门。 d、脉冲输出电路，由4个8输出移位寄存器74LS164构成的32位脉冲输出电路。实现32位脉冲的顺序输出。电路如图 74LS164管脚介绍：A、B为串行数据输入端；~CLR为同步清除输入端（低电平有效）；CLK为时钟输入端；QA~QH为输出端。 74LS164功能表  74LS164的时钟端由时钟脉冲产生电路产生的时钟脉冲输入，数据选