第2章_480X86的引线、简单IO芯片.ppt

主 存 I/O I/O 设备 2．3 80X86微处理器的引脚功能 CPU 引线 DB AB CB 系 统 总 线 外围电路 CPU引脚生成系统总线:ABUS、DBUS、CBUS联接 ROM、RAM、I/O接口形成微型计算机。 Vcc 40 AD15 39 A16/S3 38 A17/S4 37 36 35 BHE/S7 34 33 32 31 30 29 28 27 DEN(S0) 26 ALE(QS0) 25 24 23 READY 22 RESET 21 A18/S5 A19/S6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MN/MX RD HLDA(RQ/GT1) HOLD(RQ/GT0) WR(LOCK) M/IO(S2) TEST INTA(QS1) DT/R(S1) AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 GND NMI INTR CLK GND 8086 CPU 2．3 80X86微处理器的引脚功能 引脚及功能 1、地址线和数据线 （1） AD0 ~ AD15地址数据线 T1：为地址线，A0~A15单向输出三态 T2—T4：为数据线双向三态，D0 ~ D15 （2） A19/S6~A16/S3地址状态线，单向三态 BHE/S7 （3） Vcc 40 AD15 39 A16/S3 38 A17/S4 37 36 35 BHE/S7 34 33 32 31 30 29 28 27 DEN(S0) 26 ALE(QS0) 25 24 23 READY 22 RESET 21 A18/S5 A19/S6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MN/MX RD HLDA(RQ/GT1) HOLD(RQ/GT0) WR(LOCK) M/IO(S2) TEST INTA(QS1) DT/R(S1) AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 GND NMI INTR CLK GND 8086 CPU 2、控制总线 2．3 80X86微处理器的引脚功能 MN/MX =0，最大工作模式 =1，最小工作模式 （1）MN/MX工作模式信号 （2）NMI ，不可屏蔽中断, 单向、输入 CPU不可以进行屏蔽。执行完本条指令后控制转移到中断服务程序。（如掉电等特殊情况） （3）INTR，可屏蔽中断, 单向、输入。 只有当IF=1时外设的中断请求才可能被响应。当IF=0时所有的中断申请均不能响应。 Vcc 40 AD15 39 A16/S3 38 A17/S4 37 36 35 BHE/S7 34 33 32 31 30 29 28 27 DEN(S0) 26 ALE(QS0) 25 24 23 READY 22 RESET 21 A18/S5 A19/S6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MN/MX RD HLDA(RQ/GT1) HOLD(RQ/GT0) WR(LOCK) M/IO(S2) TEST INTA(QS1) DT/R(S1) AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 GND NMI INTR CLK GND 8086 CPU （4） M/IO M/IO =0，I/O设备操作 =1，存贮器操作 单向输出，读操作有效信号，完成存贮器和外设的读取操作。 M/IO 读操作有效信号，单向、输出 完成存贮器和I/O读取操作。 RD （5） =0，读I/O设备 =0，读存贮器 RD RD M/IO =0 =1 与 （6）CLK 主时钟引入线4.77M~10M为8088和8086的主时钟。 （7）RESET复位信号，单向、输入 （8）READY准备好信号，单向、输入 Vcc 40 AD15 39 A16/S3 38 A17/S4 37 36 35 BHE/S7 34 33 32 31 30 29 28 27 DEN(S0) 26 ALE(QS0) 25 24 23 READY 22 RESET 21 A18/S5 A19/S6 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 MN/MX RD HLDA(RQ/GT1) HOLD(RQ/GT0) WR(LOCK) M/IO(S2) TEST