2010组成jsj4-6.pptVIP

第4章 存储系统 4.1 存储器概述 4.1.1 存储器的主要性能指标 4.1.2 存储器分类 4.1.3 存储器结构 ４.2 半导体读写存储器 4.2.2 半导体RAM芯片 ４. 3 半导体只读存储器 4.3.1 掩膜只读存储器（masked ROM） 4.3.2 可编程ROM（PROM） 4.3.3 可擦除和编程的ROM（EPROM） 4.3.4 电擦除电改写只读存储器（EEPROM） 4.4 高速缓冲存储器 4.4.1 工作原理 4.4.2 映射方式 4.4.3 替换算法 4.4.4 Cache—主存内容的一致性问题 4.5 虚拟存储器 4.5.1 虚拟存储器的功能 4.5.2 虚拟存储器的基本管理方法 4.6.2 光盘存储器 第6章 中央处理机组织 6.1.1 CPU的组成与操作 6.1.2 CPU时序控制方式 6.1.3 CPU控制流程 6.1.4 控制器的组成 6.1.5 一条完整指令的执行 6.1.6 CPU性能设计 6.1.7 典型CPU举例 6.2 组合逻辑控制与PLA控制 6.2.1 组合逻辑控制 6.2.2 PLA控制 6.3 微程序控制6.3.1 Wilkes微程序控制 6.3.2 基本概念 6.3.3 微指令的格式与编码 6.3.4 微指令地址的生成 6.3.5微程序设计举例 6.3.6 微程序应用 2．微程序控制器 译 码 转移控制 控制存储器 CS μPC 起始和转移地 址发生器 IR CLK ... 来自主存 状态标志 条件码 ... 微命令 图6.21 微程序控制器的基本组织 μIR （1）微程序定义了计算机的指令系统；可以借助改变微程序存储器的内容来改变指令系统。 ▲ 总结： （2）不经常改变微程序存储器的内容，通常用只读存储器ROM充当微程序存储器。 （3）任何机器指令的执行都将多次访问控制存储器，控制存储器的速度起着主要的作用。 3. 微程序控制器 工作流程 ? 微程序控制器的工作流程就是不断地执行取指令的微程序和执行相应功能指令的微程序。 取指令微程序的入口地址 μAR 从CS读微指令 μIR 产生下一条微指令的地址 μAR(μPC) 取指令微程序完了吗？ 经PLA译码，形成本指令的微 程序入口地址 μAR(μPC) 执行微程序 本微程序完了码？ CPU开始执行 取出指令 IR 否 否 是 是 图6.22 微程序控制器工作流程 ◆ 微指令格式可分为两种：水平型微指令和垂直型微指令。 ▲ 水平型微指令 ? 能最大限度地表示微操作的并行性； ? 需要使用较长的代码，少则几十位，多则上百位； ? 较长的代码能充分利用硬件并行性所带来速度上的潜在优势，也使微程序中所包含的微指令条数减至最少，所以适用于要求较高速度的场合； ? 水平型微指令的码空间利用率较低，并且编制最佳水平微程序难度较大。 1. 多总线组织 ▲ 为了达到更高的性能，每条指令的执行时钟周期尽量少，最理想的是一个时钟周期； ? 单总线只允许在一个时钟周期内传输一个数据；有必要考虑在CPU内部采用多总线结构。如Pentium处理器就采用了分层次多总线结构。 指令译码器 TEMP 寄存器堆 PC IR MAR MDR ALU 地址线 数据线 存储器总线 图6.9 CPU的三总线组织 A C B ▲ 多总线结构的实现 ? 所有通用寄存器都被放入一个被称为寄存器堆（register file）的单独模块中。 ? 在VLSI技术中，实现这些寄存器最有效的方法是采用存储元件阵列。 ? 图6.9 CPU三总线组织 ▲ 考虑以下三操作数指令的例子： OP Rsrc1， Rsrc2， Rdst 2. 指令流水 ▲ 指令流水（instruction pipelining）技术: CPU能够将指令的取指周期和执行周期重叠起来，会极大地改善CPU性能。 ▲ 一条指令流水线可由如下5段组成：(图6.10) S1，取指令(IF)：由cache或主存取指令； S2，指令译码(ID)：生成指令将要完成的操作； S3，取操作数(OF)：确定存储器操作数地址，读取 存储器操作数和寄存器操作数； S4，执行(EX)：对操作数完成指定操作； S5，写回(WB)：修改目标操作数。 ▲ 后一指令的第i功能步与前一指令的第i+1功能步同时进行。 取指 IF 译码 ID 取操作数 OF 执行 EX 写回 WB S 1 S 2 S 3 S