电子技术电工学II武丽第7章门电路与组合电路.ppt

7.2.4 逻辑函数的化简 2.卡诺图法 卡诺图：将n变量的全部最小项都用小方块表示，并使具有逻辑相邻的最小项在几何位置上也相邻地排列起来，这样,所得到的图形叫n变量的卡诺图。 逻辑相邻的最小项：如果两个最小项只有一个变量互为反变量，那么，就称这两个最小项在逻辑上相邻。 如最小项 m6=ABC、与 m7 =ABC 在逻辑上相邻 m7 m6 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 A B 1 0 1 0 0 1 00 01 11 10 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11 00 01 11 10 00 01 11 10 AB CD 三变量卡诺图 四变量卡诺图 两变量卡诺图 m0 m1 m2 m3 A C C BC A m0 m1 m2 m3 m4 m5 m6 m7 A D B B （1） 卡诺图的表示 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 （2）卡诺图的特点:各小方格对应于各变量不同的组合，而且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点成为卡诺图化简逻辑函数的主要依据。 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 （3） 已知逻辑函数画卡诺图 当逻辑函数为最小项表达式时，在卡诺图中找出和表达式中 最小项对应的小方格填上1，其余的小方格填上0（有时也可 用空格表示），就可以得到相应的卡诺图。任何逻辑函数都 等于其卡诺图中为1的方格所对应的最小项之和。 例1：画出逻辑函数 L(A, B, C, D)= (0, 1, 2, 3, 4, 8, 10, 11, 14, 15)的卡诺图 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 （4）化简的依据 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 （5）化简的步骤 (4) 将所有包围圈对应的乘积项相加。 (1) 将逻辑函数写成最小项表达式 (2) 按最小项表达式填卡诺图，凡式中包含了的最小项， 其对应方格填1，其余方格填0。 (3) 合并最小项，即将相邻的1方格圈成一组(包围圈)，每一组含2n个方格，对应每个包围圈写成一个新的乘积项。本书中包围圈用虚线框表示。 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 （6）画包围圈时应遵循的原则 （1）包围圈内的方格数一定是2n个， 且包围圈必须呈矩形。 （2）循环相邻特性包括上下底相邻， 左右边相邻和四角相邻。 （3）同一方格可以被不同的包围圈重复 包围多次，但新增的包围圈中一定要有原有 包围圈未曾包围的方格。 （4） 一个包围圈的方格数要尽可能多, 包围圈的数目要可能少。 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 例 :用卡诺图法化简下列逻辑函数 （2）画包围圈合并最小项，得最简与-或表达式 解：(1) 由L 画出卡诺图 (0，2，5，7，8，10，13，15) * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.2.4 逻辑函数的化简 例 :用卡诺图法化简下列逻辑函数 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 §7.3 组合逻辑电路的分析与设计 7.3.1 组合逻辑电路的分析 7.3.2 组合逻辑电路的设计 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.3.1 组合逻辑电路的分析 一. 组合逻辑电路 组合逻辑电路的一般框图 工作特征: 组合逻辑电路工作特点:在任何时刻，电路的输出状态只取决于同一时刻的输入状态而与电路原来的状态无关。 结构特征: 1、输出、输入之间没有反馈延迟通路， 2、不含记忆单元 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.3.1 组合逻辑电路的分析 三. 组合逻辑电路的分析步骤 1、 由逻辑图写出各输出端的逻辑表达式； 2、 化简和变换逻辑表达式； 3、 列出真值表； 4、 根据真值表或逻辑表达式，经分析最后确定其功能。 根据已知逻辑电路，经分析确定电路的的逻辑功能。 二. 组合逻辑电路分析 * * 电子技术（电工学Ⅱ） 第7章 门电路与组合电路 7.3.1 组合逻辑电路的分析 四. 组合逻辑电路分析举例 【例7-8】 分析图7-10所示组合逻辑电路的逻辑功能。 图7-10 例7-8的逻辑电