[笔记]EDA技术与VHDL语言重点复习必备.doc

1.EDA即Electronic Design Automation（电子设计自动化），就是以计算机为工作平台，以EDA软件工具为开发环境，以硬件描述语言（HDL）为设计语言，以可编程逻辑器件为实验载体，以ASIC（Application Specific Integrated Circuit）、SOC（System On a Chip）芯片为目标器件，以电子系统设计为应用方向的电子产品自动化设计过程。 2.EDA最后实现的目标：全定制或半定制ASIC设计，FPGA/CPLD开发应用。 3.作为EDA技术最终实现目标的ASIC，通过三种途径来完成：（1）超大规模可编程逻辑器件：实现这一途径的主流器件是FPGA/CPLD。直接面向用户，具有极大的灵活性和通用性，使用方便，开发效率高，成本低，技术维护简单，工作可靠性好。（2）半定制或全定制ASIC：根据实现工艺，可统称为掩膜ASIC，可编程的ASIC具有灵活多样的编程功能。掩膜ASIC分为：门阵列、标准单元、全定制三类。（3）混合ASIC：具有面向用户的编程功能和逻辑资源，同时也含有可方便调用和配置的硬件标准单元模块。 4.EDA设计分五级进行分层次设计：（1）系统级即行为级；（2）RTL级；（3）门级：即逻辑设计，以电路或触发器作基本部件，表达各种逻辑关系；（4）电路级：可看作分离的元件为基本元件，具体表达电路在时域的伏安特性或频域的响应等性能；（5）器件级：即板图级。 5.面向FPGA的开发流程：设计输入（图形输入、文本输入）、综合、布线布局（适配）、仿真（时序仿真、功能仿真）、下载和硬件测试。 6.综合的概念：电子设计中，将用行为和功能层次表达的电子系统转换为低层次的便于具体实现的模块组合装配的过程称为综合。事实上，设计过程中的每一步都可称为一个综合环节。 7.综合的分类：(1)从自然语言转换到VHDL语言算法表示，即自然语言综合。(2)从算法表示转换到寄存器传输级(RegisterTransport Level，RTL)，即从行为域到结构域的综合，即行为综合。(3)从RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。 8.在EDA技术中，自顶向下的设计方法的重要意义是什么? 在EDA技术应用中，自顶向下的设计方法，就是在整个设计流程中各设计环节逐步求精的过程。 9.综合在电子设计自动化中的地位是什么? 答：是核心地位（见图1-3）。综合器具有更复杂的工作环境，综合器在接受VHDL程序并准备对其综合前，必须获得与最终实现设计电路硬件特征相关的工艺库信息，以及获得优化综合的诸多约束条件信息；根据工艺库和约束条件信息，将VHDL程序转化成电路实现的相关信息。 8.适配器：也称结构适配器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。 9.时序仿真：是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。 10.功能仿真：是直接对VHDL、原理图或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。 11.时序仿真与功能仿真的区别：时序仿真的仿真文件必须来自针对具体器件的适配器。综合后所得的EDIF等网表文件通常作为FPGA适配器的输入文件，产生的仿真网表文件中包含了精确的硬件延迟信息。功能仿真的过程不涉及任何具体器件的硬件特性。不经历适配阶段，在设计项目编辑编译（或综合）后即可进入门级仿真器进行模拟测试。直接进行功能仿真的好处是设计耗时短，对硬件库、综合器等没有任何要求。 12.IP定义为用于ASIC或FPGA/CPLD中预先设计好的电路功能模块。 13.IP分为软IP（用VHDL等硬件面熟语言描述的功能块，但是并不涉及用什么具体电路元件实现这些功能）、固IP（完成了综合的功能块）和硬IP（提供设计的最终阶段产品-掩膜）。 14.基于VHDL的自顶向下设计方法（1）设计说明书（2）建立VHDL行为模型（3）VHDL行为仿真（4）VHDL-RTL级建模（5）前端功能仿真（6）逻辑综合（7）测试向量生成（8）功能仿真（9）结构综合（10）门级时序仿真（11）硬件测试（12）设计完成 可编程逻辑器件（PLD）诞生于20世纪70年代.80年代以后迅速发展.是大规模集成电路技术发展的产物，是一种半定制的集成电路，结合EDA技术可以快速、方便地构建数字系统。 自问世以来，PLD经历了PROM（Programmable Read Only Memory,可编程只读存储器）、PLA（Programmable Logic Array