Verilog HDL语言编写的基于EDA的多功能出租车计费器word格式源文件.docVIP

桂林电子科技大学信息科技学院 《EDA技术及应用》实训报告 学 号: 1052400205 姓 名 唐超 指导教师：覃琴 2012 年 4 月 19 日 目录 1 系统设计 3 1.1设计要求 3 1.1.1 设计任务 3 1.1.2 性能指标要求 3 1.2 设计思路及设计框图 4 1.2.1设计思路 4 1.2.2总体设计框图 4 2 各个模块程序的设计 4 2.1总计程器模块 5 2.2车载模块设计 5 2.3万年历模块 9 2.4选择显示与分频模块 11 3 调试过程 12 4 功能测试 12 4.1 测试仪器与设备 13 4.2 性能指标测试 13 5 实训心得体会 13 6 参考文献 13 实训题目：出租车计费设计 1 系统设计 设计要求 1.1.1 设计任务 Verilog HDL是一种硬件描述语言（HDL:Hardware Discription Language），是一种用文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。现在，随着系统级FPGA以及片上系统的出现，软硬件协同设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计