破坏式读取DestructiveRead.ppt

VLSI測試理論期中報告 鐵電隨機記憶體(Ferroelectric Random Access Memory)是一種非易失性記憶體，它結合了唯讀記憶體和隨機記憶體的優勢，同時又有非易失性的特點。 由於讀出速度快，耗電低、耐擦寫次數高，鐵電隨機記憶體與其他類型的記憶體相比具有明顯優勢。 鐵電記憶體的種類可分為 破壞式讀取(DestructiveRead-Out, DRO) 非破壞式讀取(Non-Destructive Read-Out,NDRO) 破壞式讀取(DestructiveRead-Out, DRO) 破壞式讀取所指的是讀取資料時會破壞原有的極化狀態，因此讀取完成必須把資料重新寫入，才能保存資料。 而破壞式讀取之設計可分8T-2C，2T-2C，1T-1C 等方式；其中T 代表電晶體，C 則是代表電容器。 1T-1C，此種結構是利用兩個不同的極化態來儲存資料，讀取資料時利用外加電壓判別是否讓鐵電薄膜可以極化反轉，來判斷資料0與1。 非破壞式讀取(Non-Destructive Read-Out,NDRO) 利用鐵電極化現象來儲存資料。 利用鐵電薄膜的極化現象，誘發電荷累積的現象來作為控制電晶體通道開關的方式。 只需要在源極和洩極加一電流，判別此電流導通與否，來記錄資料的0與1。 鐵電（又名強介電）陶瓷具有優越的介電性、鐵電性、壓電性及焦電性，為重要之電子陶瓷材料，極具應用潛力。 近年來由於薄膜製程技術的進步，已可在矽晶圓上製作出高品質的鐵電薄膜，使得它在產業的應用上受到極大重視。 鐵電薄膜的高介電係數，可應用於動態隨機記憶體，而高自發極化值則可應用於非揮發性記憶體，它的引入，為電子記憶體的發展另闢一個新的方向。 第一個由金屬-鐵電-半導體(MFS)所構成的元件則是由吳泗堯(S.Y.Wu)博士於 1974年所發表。 此元件結構與標準的金屬-絕緣體-半導體(MIS)相似，只不過絕緣體被鐵電薄膜所取代，不過由於鐵電薄膜與半 導體的介面並不穩定，在操作過程中電荷會從矽晶表面穿過原始氧化層而陷於鐵電薄膜表面，因此元件並未能真正發揮功效。 此種記憶體由於在元件製作過程中，鐵電薄膜與半導體之間容易有元素相互擴散的問題，直接影響閘極通道狀態，因此成為發展上最大的障礙。 FRAM是以RAM為基礎、運用鐵電效應、並使用浮動閘技術作為一個儲存裝置。 鐵電結構是基本的RAM設計，電路讀取和寫入簡單而容易。 FRAM不需要定期更新，即使在電源消失的情況下，仍能儲存資料。 快速的寫入操作、次數多的寫入壽命、以及低電壓消耗，是FRAM的三大技術優勢與特徵。 鐵電性 在某些溫度範圍，晶體中的陰陽離子各在其具有最低自由能的平衡位置，此時若陰陽離子的中心位置並不一致即會展現自發極化(spontaneous polarization)特性。 自發極化能隨外加電場而改變方向者稱具有鐵電性。 當施加電場最大時有一最大極化值Ps。 若除去電場，極化值並不會降為零，而有一殘留極化值Pr存在，此殘留極化值可經由施加一大於矯頑電場Ec的電場予以消除。 鐵電隨機記憶體的優點 速度快 安全性高 耗電少 最低10年的資料保持 最低1010的耐擦寫次數 隨機存取 位元組存取 存儲單元內部電壓低，0.5um為5G，0.35um為3.3V 與互補金屬氧化物半導體(CMOS)電壓匹配時，無需升壓電路 * * 授課老師:蔣富成 學生:蘇修賢 學號:M9830104 1T1C 鐵電記憶體電路圖 P Silicon n+ n+ S D G 鐵電薄膜 鐵電薄膜與矽晶圓結合之記憶體結構 鐵電材料P-E曲線