@《EDA》复习资料@.docVIP

一、单项选择题：（在每小题的四个备选答案中，选出一个正确答案，将其序号填在题中的括号内，每小题3分，共30分） IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。 A .软IP B.固IP C.硬IP D.都不是 综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。 综合就是把抽象设计层次中的一种表示转化成另一种表示的过程； 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件； 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束； 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。 进程中的变量赋值语句，其变量更新是_________。 立即完成； 按顺序完成； 在进程的最后完成； 都不对。 VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。 器件外部特性； 器件的综合约束； 器件外部特性与内部功能； 器件的内部功能。 不完整的IF语句，其综合结果可实现________。 A. 时序逻辑电路 B. 组合逻辑电路 C. 双向电路 D. 三态控制电路 下列标识符中，__________是不合法的标识符。 A. State0 B. 9moon C. Not_Ack_0 D. signall 关于VHDL中的数字，请找出以下数字中最大的一个：__________。 2#1111_1110# 8#276# 10#170# 16#E#E1 8．下列EDA软件中，哪一个不具有逻辑综合功能：________。 Max+Plus II ModelSim Quartus II Synplify 9. IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。 A .瘦IP B.固IP C.胖IP D.都不是 10. 进程中的信号赋值语句，其信号更新是_______。 按顺序完成； 比变量更快完成； 在进程的最后完成； 都不对。 11. 下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程 A. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试； B. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试；C. 原理图/HDL文本输入→功能仿真→综合→编程下载→适配→硬件测试；D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试。 12. IP核在EDA技术和开发中具有十分重要的地位，以HDL方式提供的IP被称为A. 硬IP；B. 固IP；C. 软IP；D. 都不是； 在VHDL语言中，下列对时钟边沿检测描述中，错误的是_______。 A. if clk’event and clk = ‘1’ then B. if falling_edge(clk) then  C. if clk’event and clk = ‘0’ then D. if clk’stable and not clk = ‘1’ then 14．在一个VHDL设计中idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。A. idata = B. idata = b”0000_1111”;C. idata = X”AB”D. idata = 16”01”; 15. 综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，_____是错误的。A. 综合就是将电路的高级语言转化成低级的，可与FPGA / CPLD的基本结构相映射的网表文件；B. 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；C. 综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。 综合是纯软件的转换过程，与器件硬件结构无关； 请指出Altera Cyclone系列中的EP1C6Q240C8这个器件是属于 A. ROM B. CPLD C. FPGA D.GAL 下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________ A