EDA正弦波发生器.pdfVIP

正弦波发生器： 1．设计要求： （1）设计一个正弦波发生器； （2 ）频率在100Hz-1kHz 之间可调，调节的递增步进长度为100Hz. （3 ）输出电压峰峰值为5V 。 （4 ）每个信号周期取32 个取样点。 2 ．可选器件：EPM7128S ，共阴极七段数码管，DAC0832 ，LM741 ，开关，电阻和电容。 3 ．总体框图： 分频电路 控制电路 DAC0832 LM741 时钟信号 防抖动电路 显示电路 图 正弦波发生器总体框图 4 ．功能简述： 正弦波发生器输出100Hz-1kHz 的正弦波，每按一次按键，频率增加100hz,到1khz 时， 在恢复到100Hz，依次循环。用示波器观测其输出波形，用数码管显示其频率值。 将正弦波的一个周期波形进行32 点幅度取样，用控制电路将各取样点的值顺序读出， 送到DAC 芯片，经过D/A 转换，得到的输出的电流值，再经LM741 运算放大器，转换成 电压值，形成一个离散的正弦波信号。取样点愈多，离散正弦波的连续性越好。 正弦波输出为 0~5V ，DAC0832 的参考电压选 5V 。DAC 输出的最大值为 255 （），最小值为0 ）。 根据上面的分析将课题分成5 个下层模块，即防抖动模块、显示分频模块、显示模块 和控制模块。 5 ．源程序及注释： （1）上层模块sin.vhd library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity sin is port(inf :in std_logic; clk :in std_logic; choose :out std_logic_vector(3 downto 0); light :out std_logic_vector(6 downto 0); dac :out std_logic_vector(7 downto 0)); end sin; architecture structure of sin is signal clk100_temp :std_logic; signal sel_temp :std_logic_vector(3 downto 0); signal clkfinal_temp,inf1_temp :std_logic; signal reset1_temp :std_logic; component keyin port(inf :in std_logic; clk :in std_logic; inf1 :out std_logic); end component; component clkdiv100 port(clk :in std_logic; clk100 :out std_logic); end component; component count port(inf1 :in std_logic; clk :in std_logic; clkfinal :out std_logic; sel :out std_logic_vector(3 downto 0)); end component; component display port(clk100 :in std_logic; sel :in std_logic_vector(3 downto 0);