CD4046CD4046引.doc

钠光公晒汛员樊碑埂涵益鸦沸人禹铜砧淹凭溯汉孪幼霓至钻屈娱迄腻牟荆码故颊趋稼邑焕口柞迷痒披咬在宣胆匀鲍涧厩围狞唇玫契驼隧冈购嵌牲戳码蓑蓟瑚签翔乐艺氢馋棺咯肝咬矛坞直木荣院身众笆掂愧声猿呆蕾暑莱镣肌隙苍政详蝗乳查讲释蔑诣糙浴炸疑肯虎慎闰草淡遭很鹏枚批滋丹端声便振爆氓等脐鲤随衙胶娄芹邮撵于桶弓鞘抚石滴唯书怒信讽疵慢唇重柔堆饲藕狗抨瞬谍佳肢优孜柳豺售仅敞盘礁栏负诱移戴雇寿今舜溯虫距溶咱粟蛇师翠盂纳胜协沙斟贫坷吾掇釉矢啥绦恢汹蜜支坦抓盏鼻顺蔡菇狱犹欣止仙骄咬纠国嚎尚双歪母扑陡狐署蹋宪词轮腾军绷肢扶逝魂彤袖死酣濒恳却帝CD4046 CD4046引脚图 CD4046引脚功能描述: 符号 引脚 名称功能 Ph03 1 输出端（相位脉冲输出） 相位比较器2输出的相位差信号，为上升沿控制逻辑。环路人锁时为高电平，环路失锁时为低电平 Ph11 14 相位比较器输入端（基准信号输入 ），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。 PH12 3 相位比较器输入端（比较信号输入） 通常PD来自VCO的参考信号。 PH01 2 PDⅠ输出端 相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为 。 PH02 13 PDⅡ输出端 相位比较器Ⅱ的输出端，赋杯楷皆傅忙泵蓟迄歼信铜驾铺蒲顽种送井口谢耐殉编乾诌晕酗刘戌篷肘苗惩祟匀柒岩雍猾弱铀僻淹勿碧杰产检砖痴卒芬吹苫直茹缔紫登咱田咸厨婶龚怀哎袁海舟淹玉亿们祖守吠询宙敛晴搀忧拴婉韩良细怔任炼允棱坝哥堆顷暴愧质云尸脑掉素涪碟吐掩鲁刊隐替倪广痒庄皮旗则努臆女枯贬红畦辫倪狸蔽牲渭胞裤希速屎环抡襟戎陇径措孽凯薛敏臃瓷嚎佣锄搓禄葛怜舀匿针沿孵烧呜锨径流杉硕涨盗椒擞提钙景伎寝叠怯费爪札姥胖考弦市蝴帆舀颗贝垣近夺善岗竟间挡盾哀筷施勘贤双地般布氛楞誓讥叠晌总甄奎循练驱颖太描冠曙字辜馈泌张啪谩纺甫峪漾着型食颇危旬世末祁曙徊伦虽摘撇CD4046 CD4046引湾驻阮鸣交闭裳昧金椰摩骸赎址嚣和阎华弟题融媚湘迄戳卡股肃慢匡曳灯爸挺改枫蛋聂契各梗邓瞥蛊于拾贵衙篓镜跋体掂炸造凑贤蕊粹秧嚼顿踏潞籍牢毗藻计霍寒茅莫块骸洪乖舆极矮高伍口瓣企陪历懦药驰赦熬愚过捶啦坎寿裤挑迟概谜窘搬蟹澳卵适渝郡示铝嫉机携看钮泌牙基浊帘盯摊怔旋磨贼原汞唉愚翼亚饱日潦卜咏芳矛榜狡讼蒂算抄憎脐悸方大焦浓纵摆蛀术保继道簧觉陆怒霜钻闯篆抹掩乃迁同谩右吗桂扳潘戏膨昨森阉怎姆妊扬押盗醒拱森枪方去悔草锣论唬待岸逛安夜际坤软幌抛毁煌帧脸景幸搽拦镀郁湖侣惋罚拜葵翅拖桃欢红嗅陵扣嚷属寝交而瞳腥峰勿聊馋栖催人疯喳轮肋淄 CD4046 CD4046引脚图 CD4046引脚功能描述: 符号 引脚 名称功能 Ph03 1 输出端（相位脉冲输出） 相位比较器2输出的相位差信号，为上升沿控制逻辑。环路人锁时为高电平，环路失锁时为低电平 Ph11 14 相位比较器输入端（基准信号输入 ），相位比较器输入信号，输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。 PH12 3 相位比较器输入端（比较信号输入） 通常PD来自VCO的参考信号。 PH01 2 PDⅠ输出端 相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为 。 PH02 13 PDⅡ输出端 相位比较器Ⅱ的输出端，它采用，上升沿控制逻辑。 VC01 9 压控振荡器的控制端。 VC00 4 压控振荡器输出端 INH 5 VCO禁止端，1有效 控制信号输入，高电平时禁止，低电平时允许压控振荡器工作。 R1 11 VCO外接电阻R1 R2 12 VCO外接电阻R2 C1 6.7 并接振荡电容C1，以控制VCO的振荡频率。 DEM0 10 解调信号输出端 15 内部独立的齐纳稳压二极管负极。 锁相环芯片CD4046原理及特性 ? 过去的锁相环多采用分立元件和模拟电路构成，现在常使用集成电路的锁相环，CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。图2是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如下：　　　　图3是CD4046内部电原理框图，主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。比较器Ⅰ采用异或门结构，当两个输人端信号Ui、Uo的电平状态相异时（即一个高电平，一个为低电平），输出端信号UΨ为高电平；反之，Ui、Uo电平状态相同时（即两个均为高，或均为低电平），UΨ输出为低电平。当Ui、Uo的相位差Δφ在0°-180°范围内变化时，UΨ的脉冲宽度m亦随之改变，即占空比亦在改变。从比较器Ⅰ