chap6 计算机接口技术.ppt

工作方式控制字 1 D7 D6 D5 D4 D3 D2 D1 D0 0 输出 1 输入 PC3~PC0 B口 0 输出 1 输入 0 方式0 1 方式1 B口工作方式 PC7~PC4 0 输出 1 输入 A口 0 输出 1 输入 特征位，D7=1表示是方式控制字 A口工作方式 00 方式0 01 方式1 1x 方式2 * 方式1联络信号 A、B端口均可工作于方式1，C口线需要作为A/B的联络信号 未使用的C口线，可作为普通I/O使用 * 方式2联络信号 只有A端口可工作于方式2，C口线需要作为其联络信号 A/B工作方式可独立设置，不相关联 * 0 D7 D6 D5 D4 D3 D2 D1 D0 0 复位 1 置位 设置内容 特征位，D7=0 表示是C口按位 置位/复位控制字 无意义 选择操作位 C口置/复位控制字 D3 D2 D1 C端口位 0 0 0 PC0 0 0 1 PC1 0 1 0 PC2 0 1 1 PC3 1 0 0 PC4 1 0 1 PC5 1 1 0 PC6 1 1 1 PC7 * 6.5 串行接口 实现数据的串/并、并/串转换 实现串行数据的格式化(如自动加入起始位、校验位或同步字符等 实现差错控制（如异步通信中的帧格式错、奇偶校验错、溢出错等 实现接口间联络信号的解释和控制 * I2C接口 包括分频寄存器、地址寄存器、数据寄存器、控制寄存器和状态寄存器等多个可以编程的寄存器 内部总线 中断IRQ 地址线 数据线 数据复用器 地址译码器 起始、停止、仲裁控制 时钟控制 I2C状态寄存器 I2C数据寄存器 I2C控制寄存器 I2C地址寄存器 I2C分频寄存器 输入同步 输入/输出数据移位寄存器 地址比较器 SCL SDA * I2C总线时序及过程示意图 START起始状态、寻址、数据传送方向、从接口应答、数据传送、数据应答及STOP结束状态，如图中的A、B、C、D、E、F所标示? * SPI接口 同步全双工串行接口 接收缓存寄存器 接收移位寄存器 发送控制寄存器 接收时钟控制 发送缓存寄存器 发送移位寄存器 控制寄存器 时钟源 时钟源选择与分频器 接收控制寄存器 SOMI 时钟相位与极性控制 SCK 发送时钟控制 MOSI SS * 6.5.2 异步串行接口 收发无共同时钟源，也不通过锁相实现时钟同步 接收缓冲器 接收移位寄存器 波特率发生器 波特率寄存器 接收同步控制器 发送缓冲器 发送移位寄存器 发送同步控制器 状态寄存器 控制寄存器 中断识别寄存器 中断允许寄存器 差错控制寄存器 MODEM寄存器 MODEM接口信号 INT RXD TXD 时钟源 * 波特率发生器 通信的建立是通过设置波特率为一致而实现的 波特率与系统时钟频率有关，并通过设置分频器的分频值达到波特率一致的目的 本地时钟源 波特率寄存器 分频器 预分频器 波特率 串口接收采样时钟 式中SCLK为本地串口的时钟源频率，PD为预分频因子，通常取16、32或64等常数。BD为波特率因子 * 异步串行通信数据帧结构 通行协议是指通信双方共同遵守的约定，包括波特率、校验方式和帧格式等 帧内同步，帧间异步 每帧的数据位数为5-8位，初始化时设置为定值，且收发双方一致。 * 第六章习题 作业：2、3、4、6、7、8、12 */100 * 中断系统相关概念 中断现场:是指CPU转去执行中断服务程序前的运行状态，包括CPU内部各寄存器、断点地址等。 中断嵌套：当CPU正在进行某一级别中断源的中断处理时，若有更高级别的新中断源发出请求，且新中断源满足响应条件，则CPU应中止当前的中断服务程序，保护此程序的断点和现场，转而响应高级中断。这种多级（重）中断的处理方式称为“嵌套”。 * 非预料事件1 非预料事件2 中断嵌套过程示意图 * 中断嵌套必须具备的几个条件 正处于响应状态的中断服务程序中，应开放总中断（IF位置1） 新中断应具有比原中断有高的优先级；同级或低级均不能嵌套 为保护各级中断服务程序的数据不被破坏，所有服务程序中均应有保护现场、恢复现场的指令 每个中断服务程序末尾必须有IRET指令以示结束，从而返回被中断的程序地址处 * 中断系统相关概念 中断屏蔽：在某些情况下，CPU可能不对中断请求信号作出响应或处理，这就是中断屏蔽。 屏蔽情况 中断屏蔽标志IF 接口电路中的中断屏蔽寄存器 系统在处理优先级别较高的中断请求时，不会理睬后来的级别较低的中断请求 。 * 中断处理过程 中断检测 CPU内部硬件自动完成 中断判优 是否已有中断，哪个优先级更高 中断响应 CPU内部硬