何惠玲《数字电路与逻辑设计》szdl 5 触发器.pptVIP

第五章 触发器 概述 各种结构的触发器 带异步控制端的触发器 触发器逻辑功能的描述 各种触发器之间的相互转换* 例题 小结 5.1 概述 触发器 基本特点 描述方法 分类 逻辑描述方法： 逻辑框图（基本符号） 特性表 逻辑描述（续） 特性方程 状态转换图 波形图 触发器结构及触发特点： SR 锁存器 特点： 输出的稳定状态‘1’ 或 ‘0’ ，直接由输入信号完成，不需要触发信号（CLOCK—记做：CLK 或CP）。也称为：基本触发器。 或非结构的SR 锁存器 与非结构的SR 锁存器 逻辑描述及说明 例题（波形图） 或非结构的SR 锁存器-组成及分析 电路组成及逻辑符号 分析： 与非结构的SR锁存器—组成及分析 电路组成 分析： SR 锁存器—逻辑描述 特性表（或非门） 逻辑符号： 或非结构的SR锁存器—逻辑描述 特性方程 状态转换图 SR触发器波形图—例题 例题：如图所示电路，已知输入波形，画对应的输出波形。 5.3 电平触发的触发器 特点：有触发时钟控制信号CLOCK（记做：CLK 或CP）。 也称为：同步触发器。 SR 触发器 D 锁存器 例题 5.3 电平触发的触发器—SR触发器 电路组成 分析 5.3 电平触发的触发器—D 触发器 电路组成 分析 电平触发器波形图—例题 例题：如图所示电路，已知输入波形，画对应的输出波形。设初始状态为0。 5.4 脉冲触发的触发器 特点：在时钟周期内，输出状态只能改变一次。 也称为：主从触发器。 SR 触发器 JK 触发器 例题 脉冲触发器注意的问题 5.4 脉冲触发的触发器—SR 触发器 电路组成分析及逻辑符号 分析 脉冲结构触发器 脉冲结构触发器（主从触发器） 脉冲结构触发器（主从触发器-波形分析） 5.4 脉冲触发的触发器—SR 触发器 电路组成 组成分析 5.4 脉冲触发的触发器—JK 触发器 电路组成及分析 5.4 脉冲触发的触发器—JK 触发器 电路组成 分析 脉冲触发器波形图—例题 例题：如图所示电路，已知输入波形，画对应的输出波形。设初始状态为0。 5.4 脉冲触发器注意的问题 动作特点： 1. 触发器的翻转分两步进行。 (1). CLK =1 主触发器接受信号, 从触发器被封锁，Q的状态不改变。 (2). CLK =1 跳变到0时（下降沿），从触发器按主触发器的状态变化。 2. 在CLK =1的期间，输入信号都将对主触发器起作用。 出现问题： 在CLK =1的时间里,如果输入信号发生变化，若直接用CLK 下降沿到达时的输入信号判断输出状态，有可能出现判断错误。 -----称：主从触发器有一次变化问题（或一次翻转问题） 要求： 在CLK =1的时间里，输入信号保持不变，用下降沿判断才能保证是正确的。否则，就必须考虑在CLK =1输入状态的全部变化过程，才能确定下降沿到来时触发器的次态。 波形分析： 5.4 脉冲触发器注意的问题（波形分析） 主从触发器一次变化问题波形分析： 5.5 边沿触发的触发器 特点：触发器的输出状态仅决定于时钟触发信号的边沿（上升沿或下降沿）。 电路类型：CMOS传输门型（双D触发器型） 维持阻塞型 门电路传输延迟型 CMOS传输门型 维持阻塞 综合例题 5.5 边沿触发的触发器—CMOS传输门D触发器 电路组成 5.5 边沿触发的触发器—维持阻塞D 触发器 电路组成 分析 5.5 边沿触发的D 触发器—维持阻塞型（分析） 电路组成 边沿触发器波形图—例题 例题：如图所示电路，已知输入波形，画对应的输出波形。设初始状态为0。 带异步置位、复位端的的触发器 特点： 带异步置位、复位端的电平触发的SR 触发器 电路组成及逻辑符号 分析 带异步置位、复位端的维持阻塞D 触发器 电路组成及逻辑符号 分析 带异步置位、复位端的维持阻塞D 触发器-分析 电路组成及逻辑符号 带异步置位、复位端的CMOS边沿D 触发器 电路组成及逻辑符号 分析 带S D、R D的触发器—例题 例题：下降沿触发的JK 触发器，已知输入信号JK 和时钟信号波形如图，画对应的输出波形。设初始状态为0。 （未加入RD’信号，与加入RD’信号波形比较） 5.6 触发器逻辑功能的描述 特性表、特性方程 电路结构及