摩尔定律面临的挑战知识讲稿.pptVIP

摩尔定律面临的挑战;目录;什么是摩尔定律; 尽管这种趋势已经持续了超过半个世纪，摩尔定律仍应该被认为是观测或推测，而不是一个物理或自然法。预计定律将持续到至少2015年或2020年。然而，2010年国际半导体技术发展路线图的更新增长已经放缓在2013年年底，之后的时间里晶体管数量密度预计只会每三年翻一番。;定律验收：1975年，在一种新出现的电荷前荷器件存储器芯片中，的确含有将近65000个元件，与1965年摩尔的预言一致。另据Intel公司公布的统计结果，单个芯片上的晶体管数目，从1971年4004处理器上的2300个，增长到1997摩尔定律年PentiumII处理器上的7.5百万个，26年内增加了3200倍。如果按“每两年翻一番”的预测，26年中应包括13个翻番周期，每经过一个周期，芯片上集成的元件数应提高2n倍（0≤n≤12），因此到第13个周期即26年后元件数这与实际的增长倍数3200倍可以算是相当接近了。;摩尔定律面临的挑战; 从技术的角度看，随着硅片上线路密度的增加，其复杂性和差错率也将呈指数增长，同时也使全面而彻底的芯片测试几乎成为不可能。一旦芯片上线条的宽度达到纳米（10-9米）数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到尽头。; 加来道雄表示导致摩尔定律失效的两大主因是高温和漏电。这也正是硅材料寿命终结的原因。加来道雄表示这与科学家们最初预测摩尔定律没落大相径庭。科学家应该能继续挖掘硅部件的潜力，从而在未来几年时间里维持摩尔定律的生命力；但在3D芯片等技术也都耗尽潜力以后，那么也就将达到极限。;芯片的功耗包括由CMOS管状态改变所产生的动态功耗与由漏电流产生的静态功耗。 其中静态功耗包括三个部分：A、CMOS管亚阈值电压漏电流所需功耗；B、CMOS管栅极漏电流所需功耗；C、CMOS管衬底漏电流（BTBT)所需功耗。; 栅极氧化层随着晶体管尺寸变小而越来越薄，目前主流的半导体制程中，甚至已经做出厚度仅有1.2纳米的栅极氧化层，大约等于5个原子叠在一起的厚度而已。在这种尺度下，所有的物理现象都在量子力学所规范的世界内，例如电子的穿隧效应。因为穿隧效应，有些电子有机会越过氧化层所形成的位能障壁（potential barrier）而产生漏电流，这也是今日集成电路芯片功耗的来源之一。; 尽管如果晶体管不能继续“瘦身”，摩尔定律就会失效，芯片产业的后硅元素时代不应当被忽视。当传统硅晶体管最终不能继续发展后，芯片还可以采用其他多种元素。 目前，晶体管的源极、漏极和通道是用硅元素制成的，它们也可以由砷化铟、砷化镓、氮化镓和化学元素周期表上第三和第五族的其他元素制成。来自化学元素周期表中不同的族，意味着晶体管材料有不同的属性，它们的一大特性是有更高的电子迁移率，这意味着电子迁移速度更快，晶体管速度也可以因此更高。 然而，这也只是权宜之计。其它材料虽然有潜力，但是迟早会遇到与硅同样的问题。 ; Intel今年已经开始量产14nm工艺，下一代工艺将是10nm，Intel原本计划在2015年底开始投产10nm工艺。随着半导体工艺进入10nm内，新一代EUV光刻（极紫外光刻）设备也愈加重要，这还要看荷兰ASML公司的研发进度了。日前该公司公布了Q3季度财报，其中提到他们将在2016年10nm工艺节点上正式启用EUV光刻工艺，首个客户普遍认为是Intel公司。;不过EUV工艺拖延了这么多年，Intel对此早就淡定了，此前他们表示就算没有EUV光刻工艺，他们也懂得如何在7nm工艺制造芯片，言外之意就是有EUV工艺更好，没有EUV也行的，英特尔不差这点。 按照英特尔的路线图，2017年就要进步到7nm工艺，不知道在这样发展下去硅原子的物理极限怎么突破，要轮到新材料出场了么？ ; 从经济的角度看，正如摩尔第二定律所述，20-30亿美元建一座芯片厂，线条尺寸缩小到0.1微米时将猛增至100亿美元，比一座核电站投资还大。由于花不起这笔钱，越来越多的公司退出了芯片行业。 摩尔在《经济学家》杂志上撰文写道：“现在令我感到最为担心的是成本的增加，…这是另一条指数曲线”。他的这一说法被人称为摩尔第二定律。;新技术带来的突破; IBM公司的研究人员在一个硅芯片上放置了1万多个碳纳米晶体管，碳纳米晶体管的电子比硅质设备运行得更快。它们也是晶体管最理想的结构形式。这些